CS210359B1 - Connected to non-contact exciter switching - Google Patents
Connected to non-contact exciter switching Download PDFInfo
- Publication number
- CS210359B1 CS210359B1 CS826579A CS826579A CS210359B1 CS 210359 B1 CS210359 B1 CS 210359B1 CS 826579 A CS826579 A CS 826579A CS 826579 A CS826579 A CS 826579A CS 210359 B1 CS210359 B1 CS 210359B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- transistor
- base
- resistor
- emitter
- switching
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Zapojení řeší bezkontaktní spínání testovacích špiček. Podstatou vynálezu je rychlý sledovač ze tří tranzistorů, kde mezi sledovač a zdroj napětí je zapojen spínací tranzistor, bází spojený přes řídicí obvod s bází prvního tranzistoru, který je emitorem spojen před regulační odpor. bmitor druhého tranzistoru je spojen pres diodu a čtvrtý odpor do uzlu s kolektorem spínacího tranzistoru společně s pátým oaporem spojeným s bází čtvrtého tranzistoru .The connection is solved by contactless switching of test tips. The essence of the invention is a fast follower of three transistors, where a switching transistor is connected between the follower and the voltage source, the base of which is connected via a control circuit to the base of the first transistor, which is connected via an emitter in front of a regulating resistor. The emitter of the second transistor is connected via a diode and a fourth resistor to the node with the collector of the switching transistor together with a fifth resistor connected to the base of the fourth transistor.
Description
Vynález se týká zapojení k bezkontaktnímu spínání budiče, určeného k vybuzení vstupů při zkouškách logických integrovaných obvodů.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring for contactless switching of an exciter intended to excite inputs when testing logic integrated circuits.
Při sériových zkouškách logických integrovaných obvodů je zapotřebí mít možnost generovat rychlý impuls definovaného tvaru se současnou možností odpojit budič od zkoušené testovací špičky. Ke generování toho impulsu se používá například bočníkově řízený sledovač, který se připojuje ke zkoušené špičce přes mechanické spínací relé. Zapojení sestává v podstatě ze tří tranzistorů, z nichž jeden je vstupní a dva v sérii výstupní zapojeny přes miniaturní mechanické relé na příslušnou testovací špičku. Toto relé umožňuje odpojeni budiče při kontrole statických parametrů na příslušné testovací špičce obvodu.During serial tests of logic integrated circuits it is necessary to be able to generate a rapid impulse of defined shape with simultaneous possibility to disconnect the exciter from the tested test tip. For example, a shunt-controlled follower is used to generate this pulse, which is connected to the test tip via a mechanical switching relay. The circuit consists essentially of three transistors, one of which is input and two in series are connected via a miniature mechanical relay to the appropriate test tip. This relay allows the exciter to be disconnected when checking static parameters at the appropriate test circuit peak.
Bočníkově řízený sledovač slouží k přenosu normovaného impulsu na buzený vstup zkoušeného obvodu s minimálním zpožděním a změnou tvaru.A laterally controlled follower is used to transmit a standard pulse to the excited input of the circuit under test with minimal delay and shape change.
Nevýhodou dosavadního zapojeni s použitím miniaturních nebo submíniaturních relé je nižší spolehlivost, větší nárok na prostor, menši rychlost testování, větší spotřeba a vyšší cena.The disadvantages of the prior art wiring using miniature or subminiature relays are lower reliability, more space requirement, less testing speed, higher power consumption and higher cost.
Tyto nevýhody odstraňuje zapojení k bezkontaktnímu spínání budiče určené k vybuzení vstu pů při zkouškách logických integrovaných obvodů, sestávající z rychlého sledovače tvořeného třemi tranzistory, jehož podstatou je, že mezi kladnou svorku zdroje napětí +UB a sledovač je zapojen spínací tranzistor, jehož báze je spojena přes řídící obvod s bází prvního tranzistoru, jehož emitor je spojen přes regulační odpor s emitorem čtvrtého tranzistoru zapojeného kolektorem s bází druhého tranzistoru, jehož kolektor je spojen přes diodu a čtvrtý odpor do uzlu s kolektorem spínacího tranzistoru s pátým odporem spojeným s bází čtvrtého tranzistoru.These disadvantages are eliminated by the wiring for contactless switching of the exciter for energizing the logic IC circuits, consisting of a fast three-transistor tracker, which is based on the fact that a positive transistor + UB is connected between the positive terminal of the + UB power supply. through a control circuit with a base of a first transistor whose emitter is connected via a control resistor to an emitter of a fourth transistor connected by a collector to a base of a second transistor whose collector is connected via a diode and a fourth resistor to a node with a collector of the switching transistor with
Předností tohoto zapojení je provozní spolehlivost, rychlost při generování impulsů a kompaktní konstrukce umožňující umístit budič co nejblíže měřené špičky.The advantages of this circuit are operational reliability, pulse generation speed and a compact design allowing the driver to be positioned as close as possible to the measured tip.
Vynález blíže objasní výkres, na kterém je naznačen příklad zapojeni.BRIEF DESCRIPTION OF THE DRAWINGS The invention is illustrated in greater detail in the drawing, in which an example of wiring is shown.
Na svorku 2 +UB napětí je emitorem zapojen spínací tranzistor T5, jehož báze je spojena přes řídicí obvod 10 opatřený vstupní svorkou. 1_ s bází prvního tranzistoru TI,, jehož kolektor je spojen přes první odpor Rl se svorkou £ -UB zdroje a s bází třetího tranzistoru T3 spojeného emitorem přes třetí odpor R3 se svorkou _4 -UB zdroje,A switching transistor T5 is connected to the terminal 2 + UB of the emitter, the base of which is connected via a control circuit 10 provided with an input terminal. 1 with the base of the first transistor T1, whose collector is connected via the first resistor R1 to the source terminal--UB and to the base of the third transistor T3 connected by the emitter through the third resistor R3 to the terminal 44 -UB,
Emitor prvního tranzistoru 2 3e spojen přes regulační odpor R2 s emitorem čtvrtého tranzistoru T4, jehož kolektor je spojen s bází druhého tranzistoru T2. Emitor druhého tranzistoru T2 a kolektor třetího tranzistoru T3 jsou spojeny s testovací špičkou 2,.The emitter of transistor 3 and 2 connected via the regulating resistor R2 to the emitter of the fourth transistor T4, whose collector is connected to the base of the second transistor T2. The emitter of the second transistor T2 and the collector of the third transistor T3 are connected to the test tip 2.
Kolektor druhého tranzistoru T2 je spojen přes diodu D a čtvrtý odpor R4 do uzlu s pátým odporem R5 spojeným s bází čtvrtého tranzistoru T4, druhým odporem R2 spojeným s regulačním odporem Ras kolektorem spínacího tranzistoru T5.The collector of the second transistor T2 is connected via diode D and the fourth resistor R4 to the node with the fifth resistor R5 connected to the base of the fourth transistor T4, the second resistor R2 connected to the control resistor Ras by the collector of the transistor T5.
Budič vytváří v podstatě rychlý sledovač, kde k bázi prvního tranzistoru TI se přivádí přes řídicí obvod 10 napětí normované úrovně Ujjj, UjL a budicí signál pro testovací špičku 2 se odebírá z emitoru druhého tranzistoru T2.The exciter generates a substantially fast follower where a standardized voltage level Ujj, Uj L is applied to the base of the first transistor T1 via a control circuit 10 and the excitation signal for the test tip 2 is taken from the emitter of the second transistor T2.
Vyvolání stavu vysoké impedance na testovací špičce 2 se dosáhne uzavřením spínacího tranzistoru T5 pomocí řídicího obvodu 10, který je spouštěn programem testeru. Uzavření spínacího tranzistoru T5 vyvolá současně uzavření zbývajících tranzistorů T4, T3, T2, TI a dále oddělení kolektoru druhého tranzistoru T2 diodou D od báze čtvrtého tranzistoru T4 a od emitoru prvního tranzistoru TI. V důsledku toho vznikne na testovací špičce 2, požadovaný stav vysoké impedance.The triggering of the high impedance state at the test tip 2 is achieved by closing the switching transistor T5 by the control circuit 10, which is triggered by the tester program. Closing the switching transistor T5 causes the remaining transistors T4, T3, T2, T1 to be closed simultaneously, and the collector of the second transistor T2 is separated by diode D from the base of the fourth transistor T4 and from the emitter of the first transistor T1. As a result, the desired high impedance state occurs at the test tip 2.
Zapojení podle vynálezu je určeno jako obvodový prvek zejména pro automatické měřicí systémy k zjišíování parametrů logických integrovaných obvodů.The circuit according to the invention is intended as a circuit element, in particular for automatic measuring systems for detecting the parameters of logic integrated circuits.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS826579A CS210359B1 (en) | 1979-11-30 | 1979-11-30 | Connected to non-contact exciter switching |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS826579A CS210359B1 (en) | 1979-11-30 | 1979-11-30 | Connected to non-contact exciter switching |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS210359B1 true CS210359B1 (en) | 1982-01-29 |
Family
ID=5433018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS826579A CS210359B1 (en) | 1979-11-30 | 1979-11-30 | Connected to non-contact exciter switching |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS210359B1 (en) |
-
1979
- 1979-11-30 CS CS826579A patent/CS210359B1/en unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950012023B1 (en) | Semiconductor integrated circuit capable of synchronous and asynchronous operation and its operation method | |
| KR100190215B1 (en) | Semiconductor integrated circuit with a test circuit for input buffer threshold | |
| US5554941A (en) | Self-testing method for irregular CMOS switching structures with high defect detection | |
| KR920020521A (en) | Semiconductor integrated circuit | |
| KR950025973A (en) | Semiconductor devices | |
| US4841240A (en) | Method and apparatus for verifying the continuity between a circuit board and a test fixture | |
| KR100440366B1 (en) | Testable Circuits and Test Methods | |
| KR940006230A (en) | Semiconductor integrated circuit device and its functional test method | |
| EP0436358B1 (en) | Integrated circuit having power supply connection integrity monitor | |
| CS210359B1 (en) | Connected to non-contact exciter switching | |
| US4110687A (en) | Dual threshold logic probe | |
| KR100308078B1 (en) | Integrated circuit | |
| US3458814A (en) | Tester for determining the semiconductor material type of transistors | |
| KR100311972B1 (en) | Generation circuit of mode signal in semiconductor memory device | |
| US5570036A (en) | CMOS buffer circuit having power-down feature | |
| KR960024426A (en) | Microcontroller Test Circuit | |
| SU1448315A1 (en) | Logical tester | |
| SU472346A1 (en) | Monitoring device for contacting probe installations | |
| EP0216276B1 (en) | Semiconductor logic tester with fast-recovery power supply | |
| KR970007089Y1 (en) | Semiconductor device automatic open / short test circuit | |
| Parulkar et al. | Remote visualization: challenges and opportunities | |
| JPS6443773A (en) | Propagation delay testing method for logic circuit | |
| KR960043068A (en) | Integrated circuit with built-in test circuit | |
| US3470389A (en) | Self-powered transistorized meter clamp circuit for extraneous pulses | |
| SU1112327A1 (en) | Logic probe |