CS209624B1 - Řadič organizátoru - Google Patents

Abstract

Vyžaduje-li některý modul informaci z hlavní pamětí, vyšle signál do hardwarového řadiče. Zde se signál analyzuje, zjistí se, zda jsou splněny všechny podmínky k tomu, aby spojení bylo navázáno. Je-li tomu tak, potom dá podnět k rozběhu hlavní paměti a hlídá, zda nedošlo k chybě a končí sp oj ení,

Description

Vynález se týká řadíce organizátoru, to jest obvodu pro řízení styku mezi moduly’ a hlavní pamětí.

Dosud běžný způsob řazení jednotlivých modulů je softwarový, který je pomalý.

Počítač EC 1025, pro nějž je popisovaný řadič podle vynálezu určen, je stavěn z různých důvodů poněkud jiným způsobem, než různé stroje tuzemské a zahraniční. Přitom ale bylo nutno zajistit, aby stroj byl s běžnými stroji kompatibilní a aby jeho výkon a ostatní parametry těmto vzorům odpovídaly. Jedním z prostředků pro dosažení rychlého a ekonomického přenášení informací mezi moduly je hardwarové organizování mezimodη1ového styku. Částí organizátoru je tak zvaný řadič.

Nedostatky pomalé činnosti softwarového řešení odstraňuje řadíc organizátoru podle vynálezu pro řízení styku s hlavní paměti, eventuálně pamětí klíčů, podle vynálezu, jehož podstatou je, že sestává z obvodu pro zahájení spojení, analyzující signály adresové, příznakové a datové sběrnice a je napojen na obvod pro skupinové čtení a na obvod pro kontrolu funkce hardware, přičemž výstup obvodu pro skupinové čtení je napojen též na vstup obvodu pro kontrolu funkce hardware a druhý výstup obvodu pro skupinové čtení je napojen na obvod pro nahrávání do paměti, na který je také napojen výstup obvodu pro kontrolu funkce hardware a druhý výstup obvodu pro kontrolu funkce hardware je napojen na obvod pro čtení paměti a dále výstup obvodu pro nahrávání do paměti, výstup obvodu pro Čtení paměti a třetí výstup obvodu pro kontrolu funkce hardware jsou napojeny na obvod pro registraci chyb, jehož výstup je napojen na obvod pro ukončení spojení.

Výhodou řadiče organizátoru podle vynálezu je rychlejší činnost daná hardwarovým uspořádáním. U výpočetní techniky je právě rychlost činnosti základním požadavkem a též hlavní výhodou každého řešení.

Jedno z možných provedení vynálezu je zobrazeno na připojeném výkrese, který představuje blokové schéma řadiče organizátoru.

Řadič organizátoru pro. řízení styku s hlavní pamětí, eventuálně pamětí klíčů je upraven tak, že sestává z obvodu pro zahájení spojení, analyzující signály adresové, příznakové a datové sběrnice a je napojen na obvod 2. pro skupinové čtení a na obvod 3_ pro kontrolu funkce hardware, přičemž výstup obvodu 2 pro skupinové čtení je napojen též na vstup obvodu 3 pro kontrolu funkce hardware a druhý výstup obvodu _2 pro skupinové čtení je napojen na obvod £ pro nahrávání do paměti, na který je také napojen výstup obvodu 3_ P^r0 kontrolu funkce hardware a druhý výstup obvodu 2 P^ro kontrolu funkce hardware je napojen na obvod 5_ pro čtení paměti a dále výstup obvodu pro nahrávání do paměti, výstup obvodu 5 pro čtení paměti a třetí výstup obvodu 3_ pro kontrolu funkce hardware jsou napojeny na obvod 6 pro registraci chyb, jehož výstup je napojen na obvod T_ pro ukončení spojení.

Pro bližší pochopení funkce řadiče organizátoru je dále uveden podrobněji popis jeho činnos ti.

Řadič organizátoru řídí přenos dat mezi některým z*modulů a pamětí nebo mezi dvěma moduly. Přenos se usku tečííu j e pomocí adresové, datové a tak zvané příznakové sběrnice.

Zjistí-li některý z modulů, že potřebuje navázat spojení s některým jiným modulem nebo pamětí, dále jen volající modul, vyšle žádost o přidělení sběrnic. Za jistých podmínek oznámí přídělovač organizátoru volajícímu modulu, že jeho žádosti bylo vyhověno: signál PŘIDĚLENO. Nato vysílá volající modul po adresové sběrnici číslo volaného modulu. Současně s tím vysílá organizátor signál PA: Přijmi adresu. Volaný modul na to reaguje tak, že se připojí na sběrnice, po kterých proběhne přenos dat, jehož směr určuje volací modul. Spojení je ukončeno signálem KONEC SPOJENÍ, který vysílá volaný modul. Je-li spojení navazováno s hlavní pamětí, eventuálně s pamětí klíčů, vysílá tento signál sám řadič -organizátoru.

2.09624

Dále popisovaný obvod, jehož schéma je na výkrese, zajištuje uvedené funkce. Tento obvod se skládá z obvodu pro zahájení spojení, který ovládá jednak obvod pro skupinové čtení a obvod pro kontrolu hardware. Obvod pro kontrolu hardware sleduje, zda všechny ostatní obvody zakončily svoji práci včas a zda přitom nevznikly nějaké poruchy. Jsou-li podmínky uspokojivé funkce splněny, povolí tento obvod, aby organizátor pokračoval ve své funkci, tj. propustí příslušný signál do obvodu pro nahrávání do paměti,anebo obvodu pro čtení z paměti podle toho, jaká funkce je požadována.

Nejsou-li podmínky normálního pokračování splněny, zařídí tento obvod podle vestavěného algoritmu bud opakování celé operace, nebo pří vážnějších chybách ukončí spojení. V obou případech, nastanou-li během této funkce nějaké chyby, registruji se v obvodu pro registraci chyb.

Spojení ukončuje obvod pro ukončení spojení.

Aby popisované schéma zapojení bylo přehlednější, byl užit vedle obvyklého způsobu kreslení, ještě způsob zavedený pro kreslení vývojových diagramů. Funkce, kterou obvod vykonává, je uvnitř hranatého nebo oválného rámečku, přičemž oválným rámečkem je zobrazen blok s rozhodovací funkcí. Je-li u takového bloku jen jediný výstup, znamená to, že se na povel uvnitř oválu čeká.

Podmínkou pro rozběh obvodu je vždy signál PA, tj. přijmi adresu. Zda se rozběhne část, určená pro řízení styku s hlavní pamětí nebo s pamětí klíčů, je dáno formátem, HPI nebo PKI, vysílaným po adresové sběrnici. _s

Formát HPI je znázorněn na díagraeti 1,

DIAGRAM 1

Pro formát HPI, viz diagram 1, obvod nejdříve testuje, zda nejde o prázdnou operací, signál N0P.‘ Jestliže ano, vysílá se signál KONEC SPOJENÍ. Jestliže ne, anulují se všecky čítače a pomocí paměti a podle adresy se vybere ten kvadrant hlavní paměti, s kterým se bude pracovat. Protože se zapisuje vždy 64 významových bitů najednou, provádí se i zápis, tak, že se nejdříve přečte starý obs’ah do buffru, vyrovnávací paměti, pak se jistá část nebo celý obsah vymění a zapíše do hlavní paměti. Proto se v této fázi vždy rozbíhá cyklus čtení. Dále se kontroluje, zda požadovaná adresa není vyšší než nejvyšší možná, signál PRETAD, zda je

209624 4 povolen vstup do hlavní paměti, signál POVSTUDOP, zda není hlášena nějaká nesrovnalost na sběrnicích, signál NVS, a zda volená adresa má v pořádku paritu, signál PARADR.

Není-li splněna kterákoli z těchto podmínek, oznamuje se tato skutečnost servisnímu modulu po zvláštním vedení k registraci chyby, log, eventuálně k speciálnímu zpracování. Po registraci se vždy generuje signál KONEC SPOJENÍ, který ukončí celý algoritmus. Ve vývojovém diagramu 1 je tato činnost znázorněna obdélníkem s nápiíem REG, za nímž následuje obdélník s nápisem 'KONEC SPOJENÍ a v dalším popisu se bude tento postup nazývat registrace chyby s KS, KONEC SPOJENÍ.

Když jsou přítomny všecky shora popisované signály, testuje se, zda nejde o skupinový zápis do hlavní pamětí. Jestliže ano, následuje cyklus 4 přenosů do vyrovnávací paměti hlavní paměti, které kontroluje čítač C. Tím se.naplní všech 64 významových bitů, automaticky se vygeneruje místo paritních bitů 3 kontrolních bitů a všech 72 bitů se zapisuje. Při každém přenosu se kontroluje, zda obsah sběrnic souhlasí s tím, co se na sběrnice skutečně vysílá, signál NVS, a jestliže ne, registruje se chyba s KS.

Po jisté době obvody, jejichž účelem je kontrola parity, vydávají signál PAROK a jiné, které kontrolují správnou funkci hardware, signál PORH, dovolí zápis do paměti, nebo registruje se chyba s KS.

Nejde-li o skupinový, nýbrž jen o jednoduchý zápis, plní se po rozběhu čtení součinem signálů, není NVS.HOT, posledním oznamuje pamět, že je čtení ukončeno, buffer. Je-li signál NVS_? r egis tr u j e se chyba s KS. Od tohoto místa probíhá čtení i zápis stejnou větev vývojového diagramu. Kontroluje se, zda čtení proběhlo v pořádku, signál SNUL. Kontrolu čtení pomocí tak zvaného nulového syndromu provádí jiný obvod, který není předmětem tohoto vynálezu. Když ano, kontroluje se parita a hardware a stejně jako v případě skupinového čtení se generuje povel pro zápis, eventuálně se registruje chyba. Když se stane, že syndrom není nulový, není SNUL, hlásí se chyba do servisního modulu, aby bylo možno udělat záznam pro statické účely, avšak spojení se výjimečně nekončí. Po jisté době se znovu vede dotaz na nulovost syndromu. Jestliže se signál SNUL z nějakého důvodu pouze časově opozdil, dovolí se výměna příslušné části vyrovnávací paměti a zápis celého buťfru, nebo vyslání informace na datovou sběrnici. Když však ani do této doby nepřijde signál SNUL, opraví se chybná informace v buffru, oprava se inicializuje signálem OP - oprava povolena a provádí ji obvod OKO. Jestliže ani potom se nevygeneruje SNUL do stanoveného časového intervalu, registruje se chyba s KS. Přijde-li signál SNUL, vede se dotaz, zda není porucha hardware. Jestliže je, registruje se chyba s KS. Když chyba hardware není, zapíše se starý, opravený obsah buffru zpět do paměti.

Odtud se opět průběh čtení a zápisu ve vývojovém diagramu odděluje. Jde-li o zápis, kontroluje se, 2da se zapisuje podruhé, čítač C = 1. Když ne, přičte se k čítači C jednička a startuje se znova hlavní pamět. Když ano, registruje se chyba s KS.

Jde-li o čtení, nabudí se vysílače datových sběrnic, obdélník s nápisem DR, a podle toho, zda jde o skupinové nebo jednotlivé čtení, přenáší se přečtená informace na datovou sběrnici. Data se přijímají bud s koncem spojení KS, který se generuje po kontrole hlídačů hardware, skupinový přenos. V. opačném případě, tj. jde-li o skupinový přenos,se a to tehdy, nejde-li o vysílá s daty signál PD přijmi data.

«·

Formát PKI je znázorněn na diagramu 2.

DIAGRAM 2

SK * -skup-přenos >

HOT · hotova z paměti

HOD- ' hodiny

TA - přijmi adresu

HP ' Marni paměť

PAPOK -parita dai OK

PAPAOP 'parita adr OK

PktTAD přečteniadresy

POKSTUDOP · poroten vstup do HP

PO °pr7j'mi data

WS ^nesouhlas vysfločú se sběrnici'

N ’ prázdná operace

Ok ’ vps/7od kfO - registrace

J?

O

OS

2K

HKAOIA

POPU -porucha hardwaru SIM i. -syndrom nulový

Pro formát PKI, viz diagram 2, se nejdříve testuje, zda je porucha hardwaru, PORH. Jestli že ano, registruje se chyba s KS. Do stejného stavu se sklouzne tehdy, když sice není PORH, ale není PARADROK, nebo je PRETAD. Nenastane-lí žádný takovýto stav, pak po čtení_? eventuálně zápisu a dalším testu na PORH následuje KS.

Řadič organizátoru je určen pro řízení přenosu dat v počítacích.

Claims (1)

1. PŘEDMĚT VYNÁLEZU

   Řadič organizátoru, řídící styk s hlavní pamětí, eventuálně pamětí klíčů, vyznačený tím, že sestává z obvodu /1/ pro zahájení spojení, analyzující signály adresové, příznakové a datové sběrnice a je napojen na obvod /2/ pro skupinové čtení a na obvod /3/ pro kontrolu funkce hardware, přičemž výstup obvodu /2/ pro skupinové čtení je napojen též na vstup obvodu /3/ pro kontrolu funkce hardware a druhý výstup obvodu /2/ pro skupinové čtení je napojen na obvod /4/ pro nahrávání do paměti, na který je také napojen výstup obvodu /3/ pro kontrolu funkce hardware a druhý výstup obvodu /3/ pro kontrolu funkce hardware je napojen na obvod /5/ pro čtení pamětí a dále výstup obvodu /4/ pro nahrávání do paměti, výstup obvodu /5/ pro čtení paměti a třetí výstup obvodu /3/ pro kontrolu funkce hardware jsou napojeny na obvod /6/ pro registraci chyb, jehož výstup je napojen na obvod /7/ pro ukončení spojení.