CS209050B1

CS209050B1 - Zapojení přídavného zařízení řídícího systému s minipočítačem

Info

Publication number: CS209050B1
Application number: CS207880A
Authority: CS
Inventors: Pravdomil Lang; Jaromir Zeleny; Alois Trhlin; Vitezslav Blazek; Frantisek Matousek
Original assignee: Pravdomil Lang; Jaromir Zeleny; Alois Trhlin; Vitezslav Blazek; Frantisek Matousek
Priority date: 1980-03-26
Filing date: 1980-03-26
Publication date: 1981-10-30

Abstract

Vynález sé' týká řídicí a regulační techniky v oboru číslicového řízení obráběcích strojů a řeší i zapojení přídavných zkřížení řídicích systémů sminipočítačem t. zy. CAC systémů. Adresové informace přicházejí a přes spojovací blokž minijí»pěí(a- ■ če se zaznamenávají v adresové paměti, v adreso-1 vém a položkovém delfodéru dekódují a výstupní dekódované a adresové informace aktivují difeI renční členy, závitový blok, komunikační blok í a převodní bloky pro záznam datových informací. Datové informace ze spojovacího bloku minipočítače se zpracujív diferenčníchčlenech,vzávitovém bloku, v komunikačním bloku a v převodních blocích a vysílájíse do obráběcího stroje jako řídicí povely. Obdobným způsobem přicházejí do spojovacího bloku minipočítače informace o provozních stavech obráběcího stroje. Časová základna ve • spolupráci se zápisovým blokem a řídicím blokem | koordinuje činnost celého zapojení. Využije se pro řízení obráběcích strojů. Předmět je definován jedním bodem.

Description

(54) Zapojení přídavného zařízení řídícího systému s minipočítačem _t Vynález sé' týká řídicí a regulační techniky v oboru číslicového řízení obráběcích strojů a řeší i zapojení přídavných zkřížení řídicích systémů s minipočítačem t. zy. CAC systémů. Adresové informace přicházejí a přes spojovací blok ž minijí»pěí(a- če se zaznamenávají v adresové paměti, v adreso-1 vém a položkovém delfodéru dekódují a výstupní dekódované a adresové informace aktivují difeI renční členy, závitový blok, komunikační blok í a převodní bloky pro záznam datových informací. Datové informace ze spojovacího bloku minipočítače se zpracují v diferenčních členech, v závitovém bloku, v komunikačním bloku a v převodních blocích a vysílájí se do obráběcího stroje jako řídicí povely. Obdobným způsobem přicházejí do spojovacího bloku minipočítače informace o provozních stavech obráběcího stroje. Časová základna ve • spolupráci se zápisovým blokem a řídicím blokem | koordinuje činnost celého zapojení.

Využije se pro řízení obráběcích strojů. Předmět je definován jedním bodem.

Vynález sě týká zapojení přídavného zařízení j řídicího systému s minipočítačem při číslicovém řízení obráběcích strojů.

Jednou ze základních částí řídicího systému i s minipočítačem, která převádí a zpracovává veškeré řídicí příkazy minipočítače an vhodné ovládací signály pro obráběcí stroje a naopak, je část řídicího systému, které se nazývá přídavné zařízení ) (CNC periferie).

Dosud známá přídavná zařízení řídicích systémů jsou řešena jednoúčelově pro dané funkční vlastnosti systému. Skládají se z řady speciálních bloků, které jsou obvykle spojeny s počítačem přes více spojovacích karet. Vnitřní struktura skladby těchto I bloků není jednotná a jejich vzájemné propojení i není provedeno univerzální přenosovou sběrnicí.

V případě potřeby řídit jiný typ stroje je třeba provést i jisté korektury v uspořádání přídavného zařízení. Tato změna uspořádání přídavného zařízení má za následek obvykle změnu zapojení a vytvoření doplňujících karet.

Tyto nevýhody odstraňuje zapojení přídavného zařízení řídicího systému s minipočítačem podle ^!vynálezu jehož podstata spočívá v tom, že infor! mační výstup spojovacího bloku je spojen s infori maěním vstupem řídicího bloku a s informačním vstupem adresové paměti, jejíž první adresový výstup je spojen s adresovým vstupem každého diferenčního členu, s adresovým vstupem závitového bloku, s adresovým vstupem komunikačního bloku a s přímým adresovým vstupem položkového dekodéru. Každý jednotlivý výstup položkového dekodéru je spojen s odpovídajícím výběrovým vstupem prvního až posledního převodního bloku. Potvrzovací výstup každého převodního bloku je spojen s potvrzovacím výstupem kmitočtového bloku, s potvrzovacím vstupem závitového bloku, s potvrzovacím vstupem každého diferenčního členu, s potvrzovacím výstupem adresové paměti a s potvrzovacím vstupem spojovacího bloku.

Adresový výstup spojovacího bloku je spojen i s adresovým vstupem adresové paměti, jejíž druhý adresový výstup je spojen se vstupem adresového ; dekodéru. Položkový výstup adresového dekodéru je spojen s dekódovaným adresovým vstupem položkového dekodéru. Komunikační výstup adresového dekodéru je spojen s výběrovým vstupem komunikačního bloku, jehož obousměrný komunikační vývod je spojen s obousměrným komunikačním vývodem panelu. Frekvenční vstup komunikačního bloku je spojen s frekvenčním vstupem každého diferenčního členu, s frekvenčním vstupem závitového bloku a s frekvenčním výstupem časové základny. Taktovací výstup časové základny je spojen s taktovacím vstupem spojovacího bloku, jehož zápisový výstup je spojen se zápisovým vstupem adresové paměti a se zápisovým ) vstupem zápisového bloku. Datový vstup zápisového bloku je spojen s datovým výstupem spojovacího bloku. Zápisový v^gtup zápisového bloku je j spojen se zápisovým vstupem závitového bloku, se ) zápisovým vstupem komunikačního bloku, se zápi- i sovým vstupem každého převodního bloku a se zápisovým vstupem každého diferenčního členu. Výběrový vstup každého diferenčního členu je spojen s odpovídajícím výběrovým diferenčním výstupem adresového dekodéru, jehož závitový výstup je spojen s výběrovým vstupem závitového bloku. Řídicí výstup závitového bloku je spojen s řídicím výstupem komunikačního bloku, s řídicím vstupem každého převodního bloku, s řídicím výstupem každého diferenčního členu a s řídicím vstupem řídicího bloku. Informační výstup řídicího bloku je spojen s informačním vstupem spojovacího bloku. Obousměrný datový vývod řídicího bloku je spojen s obousměrným datovým vývodem každého diferenčního členu s obousměrným datovým vývodem závitového bloku, s obousměrným datovým vývodem komunikačního bloku a s obousměrným datovým vývodem každého převodního bloku. Obousměrný informační vývod každého převodního bloku je spojen s odpovídajícím obousměrným informačním vývodem zapojeI ní. Každý povelový vstup zapojení je spojen ! s povelovým výstupem odpovídajícího diferenčníj ho členu, jehož každý odměřovaeí vstup je spojen ) s odpovídajícím odměřovacim vstupem zapojení.

Snímací vstup zapojení je spojen se snímacím i vstupem závitového bloku.

Zapojení přídavného zařízení řídicího systému ) s minipočítačem podle vynálezu má řadu výhod, ;

z nichž nejhlavnější tkví v tom, že je řešena ! přehledným blokovým způsobem umožňující univerzální připojení k libovolnému obráběcímu stroji. Jednotlivé bloky jsou navzájem propojeny univerzální adresovou a datovou sběrnicí, umožňující libovolnou záměnnost bloků pří jednoduché změně adresace v řídicím programu minipočítače. Tento způsob vzájemného spojení rovněž značně minimalizuje propojení mezi jednotlivými kartami přídavného zařízení. Univerzální uspořádání přídavného zařízení řídicího systému usnadní použití u nejrůznějších typů obráběcích strojů. Tím vzrůstá seriovost výroby takového systému a klesají jeho výrobní náklady. Vzhledem k přehlednému uspořádání¹ systému klesají rovněž nároky na údržbu, opravy a servis.

Příklad zapojení přídavného zařízení řídicího i systému s minipočítačem je znázorněn v blokovém j schématu na připojeném výkrese.

j Jednotlivé bloky zapojení je možno charakteri; zovat takto:

i Spojovací blok 1 je realizován souborem integí rovaných obvodů, kombinačního a sekvenčního i charakteru. Slouží ke zprostředkování obousměrného přenosu adresových, datových a řídicích informací mezi minipočítačem a ostatními příslušnými bloky přídavného zařízení. Adresová paměť 2 je vytvořena dynamickými pamětmi typu „flipi flop“ a slouží k uchování adresové informace pro i | následný přenos a zápis datové informace.

Adresový dekodér 3 i položkový dekodér 4 je realizován logickou sítí číslicových obvodů, vytvářejících rekodovací logické funkce kombinačního charakteru. Adresový dekodér 3 dekóduje hlavní část adresové informace a určuje kam se bude následná datová informace zapisovat. Položkový dekodér 4 dekóduje část adresové informace — položku — j a určuje kam se bude ukládat následná datová informace v prvním až posledním převodním bloku 10.1 až 10.0.

Zápisový blok 5 je vytvpřen z časovačích a zpožďovacích obvodů, které vytvářejí vhodně synchronizovaný zápisový puls, pro zápis datových informací v příslušných částech přídavného zařízení.

Řídicí blok 6 je realizován logickými obvody, které umožňují měnit směr přenosu datových informací mezi spojovacím blokem 1 a ostatními bloky zapojení.

Všechny diferenční členy 7.1 až 7.0 jsou stejné. Každý je vytvořen z mezipaměti zadaného přírůstku polohy, mikrointerpolátoru, vyhodnocovače ! polohové odchylky a akumulátoru polohové odchylky, které mohou být též doplněny regulátorem : posuvového motoru. Týto části jsou realizovány I dynamickými pamětmi typu „flip-flop“, lineárními ! interpolátory čítačového typu, čítači a analogovými ^! obvody realizujícími potřebné funkce. Diferenční členy 7.1 až 7.n řídí na základě zadaných povelů posuv souřadnic a zpětně vyhodnocují informace z odměřovacích čidel polohy. Závitový blok 8 je vytvořen ze vstupních pamětí čítačového typu, ve kterých je akumulována informace o úhlu natočení vřetene v časovém intervalu mezi dvěma za sebou jdoucími dotazy z minipočítače a z obvodů pro zprostředkování tohoto přenosu do počítače. Závii tový blok 8 slouží k vytvoření vzájemné vazby mezi I úhlovým natočením vřetene obráběcího stroje í a posuvem obráběcího nástroje při řezání různých typů závitů.

Komunikační blok 9 obsahuje vyrovnávací paměti a další obvody, které zprostředkovávají spojení s panelem 11 sériovým způsobem. Slouží ke zprostředkovávání přenosu jednotlivých informací mezi panelem 11 a ostatními bloky zapojení i a naopak.

Všechny převodní bloky 10.1 až 10.n jsou stejné. Každý je vytvořen ze statických pamětí, z výstupních výkonových spínacích prvků a ze vstupních protiporuchových členů. Zprostředkovávají pře[ nos dvouhodnotových informací mezi systémem a obráběcím strojem a naopak. j

Panel 11 je sestaven z řady ovládacích a indikač- i nich prvků, např. tlačítek, signálních diod, alfanumerických displejů a pod. Panel 11 dále obsahuje elektronické prvky, umožňující spojení s komunikačním blokem 9. Slouží obsluze k ovládání chodu ' systému a k informaci o jednotlivých provozních j stavech systému.

Časová základna 12 obsahuje generátor, čítače a další pomocné logické prvky kombinačního charakteru, která vytvářejí potřebné pulsní signály. Časová základna 12 vysílá všechny potřebné taktoí vací informace do jednotlivých bloků zapojení j a přes spojovací blok 1 vysílá minipočítači požadai vek na přerušehí a obsluhu přídavného zařízení.

__________________209050

Zapojení jednotlivých bloků přídavného záříze- í ní řídicího systému s minipočítačem je provedeno i takto. Informační výstup 13 spojovacího bloku 1 je ' spojen s informačním vstupem 61 řídicího bloku f 6 a s informačním vstupem 21 adresové paměti 2. První adresový výstup 24 adresové paměti 2 je j ί spojen s adresovým vstupem 712 až 7n2 každého j ; diferenčního členu 7.1 až 7.ns adresovým vstupem závitového bloku 8, s adresovým vstupem 92 komunikačního bloku 9 a s přímým adresovým i vstupem 42 položkového dekodéru 4. Každý jednotlivý vstup 41 a 4n položkového dekodéru 4,je spojen s odpovídajícím výběrovým vstupem 1011 až lOnl prvního až posledního převodního bloku ;

10.1 až 10.n. Potvrzovací výstup 1013 až 10n3 každého převodního bloku 10.1 až 10.n je spojen j s potvrzovacím výstupem 94 kmitočtového bloku 9, s potvrzováním vstupem 84 závitového bloku 9, ; s potvrzovacím vstupem 714 až 7n4 každého diferenčního členu 7.1 až 7.n, s potvrzovacím výstupem 26 adresové paměti 2 a s potvrzovacím i vstupem 18 spojovacího bloku 1. Adresový výstup i

I 15 spojovacího bloku 1 je spojen s adresovým výstupem 22 adresové paměti 2, jejíž druhý adre- ! sový výstup 25 je spojen se vstupem 32 adresového dekodéru 3, jehož položkový výstup 34 je spojen s dekódovaným adresovým vstupem 43 položkového dekodéru 4. Komunikační výstup 39 adresového dekodéru 3 je spojen s výběrovým vstupem 91 komunikačního bloku 9, jehož obousměrný komunikační vývod 97 je spojen s obousměrným komu- i nikačním vývodem 111 panelu 11. Frekvenční vstup 98 komunikačního bloku 9 je spojen s frekvenčním vstupem 719 až 7n9 každého diferenčního členu 7.1 až 7.n, s frekvenčním vstupem 87 závitového bloku 8 a s frekvenčním výstupem 121 časové základny 12. Taktovací výstup 122 časové základny 12 je spojen s taktovačím vstupem 19 spojovacího bloku 1. Zápisový výstup 17 spojovacího bloku 1 je spojen se zápisovým vstupem 23 adresové paměti 2 a se zápisovým vstupem 51 zápisového bloku 5, jehož datový vstup 52 je spojen s datovým výstupem 16 spojovacího bloku 1. Zápisový výstup 53 zápisového bloku 5 je spojen se zápisovým vstupem 83 závitového bloku 8, se zápisovým vstupem 93 komunikačního bloku 9, se zápisovým vstupem 1012 až 10n2 každého převodního bloku 10.1 až 10.n a se zápisovým vstupem 713 až 7n3 každého diferenčního členu 7.1 až 7.n. Výběrový vstup 711 až 7nl každého diferenčního členu 7.1 až 7nl je spojen s odpovídajícím výběroi vým diferenčním výstupem 311 až 31n adresového dekodéru 3, jehož závitový výstup 38 je spojen se výběrovým vstupem 81 závitového bloku 8. Řídicí výstup 85 závitového bloku 8 je spojen s řídicím výstupem 95 komunikačního bloku 9, s řídicím vstupem 1014 až 10n4 každého převodního bloku

10.1 až 10.n, s řídicím výstupem 715 až 7n5 každého diferenčního členu 7.1 až 7.n a s řídicím i vstupem 63 řídicího bloku 6, jehož informační > výstup 62 je spojen s informačním vstupem 14 spojovacího bloku. 1. Obousměrný datový vývod řídicího bloku 6 je spojen s obousměrným ¹datovým vývodem 716 až 7n6 každého diferenčního členu 7.1 až 7.n, s obousměrným datovým vývodem 86 závitového bloku 8, s obousměrným datovým vývodem 96 komunikačního bloku i 9 a s obousměrným datovým vývodem 1015 až ! 10n5 každého převodního bloku 10.1 až 10.n. ί Obousměrný informační vývod 1016 až 10n6 í každého převodního bloku je spojen s odpovídajícím obousměrným informačním vývodem 16.1 až

16.n zapojení. Každý povelový vstup 13.1 až 13.n i zapojení je spojen s povelovým výstupem 717 až 7n7 odpovídajícího diferenčního členu 7.1 až 7,n, jehož každý odměřovací vstup 718 až 7n8 je spojen s odpovídajícím odměřovacím vstupem 14.1 až

14.n zapojení. Snímací vstup 152 zapojení je spojen se snímacím vstupem 88 závitového bloku

8.

Zapojení pracuje takto. Na základě vyslané pulsní informace z taktovacího výstupu 122 časové základny 12 do taktovacího vstupu 19 spojovacího fcloku 1 se požádá minipočítač o obsluhu přídavného zařízení. Po vyžádané obsluze se vyšle nejprve šestnástibitové slovo z informačního výstupu 13 spojovacího bloku 1 do informačního vstupu 21 adresové paměti 2. Společně s tímto šestnáctibitovým slovem vyšle se informace z adresového výstupu 15 spojovacího bloku 1 do adresového vstupu 22 adresové paměti 2, která určuje, že výše uvedené šestnáctibitové slovo je adresa. Zápisovým pulsem ze zápisového výstupu 17 spojovacího bloku 1 se zapíše přes zápisový vstup 23 do adresové paměti 2 přenášená adresní informace. Zápis adresy v adresové paměti 2 se potvrdí vysláním pulsní informace z potvrzovacího výstupu 26 adresové paměti 2 do potvrzovacího vstupu 18 spojovacího bloku 1.

Ze druhého adresového výstupu 25 adresové paměti 2 se přivede čtvrtý až sedmý bit adresového slova do adresového vstupu 32 adresového dekodéru 3, kde se dekóduje na údaj 1 z 16ti. Dekódovaný údaj z každého výběrového diferenčního výstupu 311 až 31n se přivede na výběrový vstup 711 až 7nl prvního až posledního diferenčního členu 7.1 až 7.n. Tím se diferenční bloky 7.1 až

7.n aktivují pro příjem nebo odeslání datového slova. Obdobně se aktivuje ze závitového výstupu 38 adresového dekodéru 3 přes výběrový vstup 81 závitový blok 8 z komunikačního výstupu 39 adresového dekodéru 3 přes výběrový vstup 91 se aktivuje komunikační blok 9. Nultý až třetí bit adresového slova se vysílá z prvního adresového výstupu 24 adresové paměti 2, jednak do adresových vstupů 712 až 7n2 prvního až posledního diferenčního členu 7.1 až 7.n, jednak do adresového vstupu 82 závitového bloku 8 a jednak do adresového vstupu 92 komunikačního bloku 9, kde blíže určuje oblast uložení nebo odeslání následné- ! ho datového slova. Současně se nultý až třetí' adresový bit datového slova vysílá do přímého adresového vstupu 42 položkového dekodéru 4, kde se v případě došlé informace z položkového výstupu 34 adresového dekodérů 3 do dekódovaného adresového vstupu 43 položkového dekodéru 4 dekóduje na údaj jedna z šestnácti.

Dekódované údaje z prvního až posledního výstupu 41 až 4n položkového dekodéru 4 se přivádějí na výběrové vstupy 1011 až lOnl prvního až posledního převodního bloku 10.1 až 10.n, kde aktivují tyto bloky 10.1 až 10.n pro příjem nebo odeslání datového slova. (

Z výše uvedeného vyplývá, že adresové slovo je kromě jiného rovněž nositelem informace o směru přenosu informací obsažených v datovém slově.

V následné posloupnosti po vyslání adresového slova se vysílá nebo přijímá prostřednictvím spojovacího bloku 1 příslušný počet datových slov. Příznakové informace, vyjadřující, že se jedná o datové slovo, se vysílá z datového výstupu 16 ' spojovacího bloku 1 do datového vstupu 52 zápiso- ! vého bloku 5 současně s vysílaným datovým slovem i z informačního výstupu 13 spojovacího bloku 1 do informačního vstupu 61 řídicího bloku 6, nebo j s přijímaným datovým slovem z informačního výstupu 62 řídicího bloku 6 do informačního vstupu 14 spojovacího bloku 1.

Zápis datového slova nebo připojeni datového i slova v příslušném bloku na datovou sběrnici se provádí pulsní informací ze zápisového výstupu 53 zápisového bloku 5 do zápisových vstupů 713 až 7n3,83,93 a 1012 až 10n2 příslušných bloků 7.1 až

7. n, 8, 9, 10.1 až 10.n. Směr přenosu datového slova na datové sběrnici se řídí řídicím blokem 6 na základě informace vysílané z výstupů 715 až 7n5, 85,95 a 1014 až 10n4 příslušných bloků 7.1 až 7.n,

8, 9, 10.1 až 10.n do jeho řídicího vstupu 63.

^: Obousměrný datový vývod 64 řídicího bloku 6j zprostředkovává obousměrný přenos datových informací přes obousměrné datové vývody 716 až 7n6,86,96 a 1015 až 10n5 příslušných bloků 7.1 až

7.n, 8, 9,10.1 až 10.n.

Vzájemná komunikace mezi komunikačním blokem 9 a panelem 11 se uskutečňuje na sériovém principu přenosu mezi obousměrným komunikačním vývodem 97 a 111 těchto bloků 9 a 11. Z frekvenčního výstupu 121 časové základny 12 přes odpovídající frekvenční vstupy 719 až 7n9,87, 98 přicházejí do bloků 7.1 až 7.n, 8 a 9 frekvenční signály potřebné pro jejich činnost.

Přes povelové výstupy 717 až 7n7 prvního až posledního diferenčního členu 7.1 až 7.n přicházejí na povelové výstupy 13.1 až 13.n zapojení budicí signály pro řízení posuvových servopohonů. Tyto posuvové servopohony nejsou na výkrese nakresleny. Odměřovací vstupy 718 až 7n8 diferenčních členů 7.1 až 7.n jsou vyvedeny na první odměřovací vstupy 14.1 až 14.n zapojení a jsou určeny pro připojení odměřovácích čidel polohy souřadnic, j Závitový blok 8 získává přes snímací vstup 152 zapojení připojeného na jeho odměřovací vstup 88 potřebné informace o otáčkách vřetene.

Všechny potřebné dvouhodnotové informace se vysílají nebo přijímají prostřednictvím obousměrných informačních vývodů 16.1 a 16.n zapojení přes obousměrné informační vývody 1016 až 10n6 prvního až posledního převodního bloku 10.1 až

10.n.

I · · -

Claims

PŘEDMĚT

Zapojení přídavného zařízení řídicího systému s minipočítačem, vyznačující se tím, že informační ! výstup (13) spojovacího bloku (1) je spojen i s informačním vstupem (61) řídicího bloku (6) í as informačním vstupem (21) adresové paměti (2), j jejíž adresový výstup (24) je spojen s adresovým I vstupem (712 až 7n2) každého diferenčního členu (7.1 až 7.n), s adresovým vstupem (82) závitového bloku (8), s adresovým vstupem (92) komunikačního bloku (9) a s přímým adresovým vstupem (42) položkového dekodéru (4), jehož každý jednotlivý výstup (41 až 4n) je spojen vždy s odpovídajícím výběrovým vstupem (1011 až lOnl) prvního až posledního převodního bloku (10.1 až lO.n), jehož každý potvrzovací výstup (1013 až 10n3) je spojen s potvrzovacím výstupem (94) kmitočtového bloku (9), s potvrzovacím vstupem (84) závitového bloku (8), s potvrzovacím vstupem (714 až 7n4) každého diferenčního členu (7.1 až 7.n), s potvrzovacím výstupem (26) adresové paměti (2) a s potvrzovai cím vstupem (18) spojovacího bloku (1), jehož adresový výstup (15) je spojen s adresovým vstupem (22) adresové paměti (2), jejíž druhý adresový výstup (25) je spojen se vstupem (32) adresového dekodéru (3), jehož položkový výstup (34) je spojen s dekódovaným adresovým vstupem (43) položkového dekodéru (4) a komunikační výstup (39) adresového dekodéru (3) je spojen s výběrovým vstupem (91) komunikačního bloku (9), jehož obousměrný komunikační vývod (97) je spojen s obousměrným komunikačním vývodem (111) panelu (11) a frekvenční vstup (98) komunikačního bloku (9) je spojen s frekvenčním vstupem (719 až 7n9) každého diferenčního členu (7.1 až 7.n), s frekvenčním vstupem (87) závitového bloku (8) a s frekvenčním výstupem (121) časové základny (12), jejíž taktovací výstup (122) je spojen s taktovacím vstupem (19) spojovacího bloku (1), jehož zápisový výstup (17) je spojen se zápisovým vstupem (23) adresové paměti (2), se zápisovým

1 vý

Vynálezu se využije při souvislém řízení obráběcích nebo jiných strojů. !

res

VYNÁLEZU vstupem (51) zápisového bloku (5), jehož datový vstup (52) je spojen s datovým výstupem (16) spojovacího bloku (1) a zápisový výstup (53) zápisového bloku (5) je spojen se zápisovým vstupem (83) závitového bloku (8), se zápisovým vstupem (93) komunikačního bloku (9), se zápisovým vstupem (1012 až 10n2) každého převodního bloku (10.1 až lO.n) a se zápisovým vstupem (713 až 7n3) každého diferenčního členu (7.1 až 7.n), jehož každý výběrový vstup (711 až 7nl) je spojen s odpovídajícím výběrovým diferenčním výstupem (311 až 31n) adresového dekodéru (3), jehož závitový výstup (38) je spojen s výběrovým vstupem (81) závitového bloku (8), jehož řídicí výstup (85) je spojen s řídicím výstupem (95) komunikačního bloku (9), s řídicím vstupem (1014 až 10n4) každého převodního bloku (10.1 až lO.n), s řídicím výstupem (715 až 7n5) každého diferenčního členu (7.1 až 7.n) a s řídicím vstupem (63) řídicího bloku (6), jehož informační výstup (62) je spojen s informačním vstupem (14) spojovacího bloku (1) a obousměrný datový vývod (64) řídicího bloku (6) je spojen s obousměrným datovým vývodem (716 až 7n6) každého diferenčního členu (7.1 až 7.n), s obousměrným datovým vývodem (86) závitového bloku (8), s obousměrným datovým vývodem (96) komunikačního bloku (9) a s obousměrným datovým vývodem (1015 až 10n5) každého převodního bloku (10.1 až lO.n), jehož obousměrný informač- : ní vývod (1016 až 10n6) je spojen s odpovídajícím obousměrným informačním vývodem (16.1 až 16.n) zapojení, jehož každý povelový vstup (13.1 až 13.n) je spojen s povelovým výstupem (717 až 7n7) odpovídajícího diferenčního členu (7.1 až 7,n), jehož každý odměřovací vstup (718 až 7n8) je spojen s odpovídajícím odměřovacím vstupem (14.1 až 14.n) zapojení, jehož snímací vstup (152) je spojen se snímacím vstupem (88) závitového bloku (8).