CS207961B1 - Zapojení pro určení polarity frekvenčního rozdílu - Google Patents
Zapojení pro určení polarity frekvenčního rozdílu Download PDFInfo
- Publication number
- CS207961B1 CS207961B1 CS17778A CS17778A CS207961B1 CS 207961 B1 CS207961 B1 CS 207961B1 CS 17778 A CS17778 A CS 17778A CS 17778 A CS17778 A CS 17778A CS 207961 B1 CS207961 B1 CS 207961B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- output
- memory element
- terminal
- inputs
- Prior art date
Links
- 230000010355 oscillation Effects 0.000 claims description 4
- 230000006870 function Effects 0.000 claims description 2
- 230000002035 prolonged effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Inverter Devices (AREA)
Description
Předmět vynálezu se týká zapojení pro· určení polarity frekvenčního rozdílu dvou vstupních signálů harmonických kmitů o blízkých velikostech frekvencí. Toto určení polarity je nutné například při automatickém srovnávání frekvence fázovaného generátoru při jeho synchronizaci na síť nebo na druhý generátor.
Doposud používaná zapojení pro uvedený účel pracují zejména na principu rezonančních obvodů, avšak jsou vhodná pouze pro omezený rozsah změny frekvence sítě nebo vedoucího generátoru a nelze je použít pro takové pracovní podmínky, které jsou charakterizovány velkým pracovním rozsahem frekvencí vedoucího generátoru, jako například v lodní energetice.
Uvedený nedostatek odstraňuje zapojení podle vynálezu, jehož podstatou je, že výstup prvního tvarovače je přes první svorku připojen ke vstupu prvního časového prvku a k prvním vstupům prvního a druhého hradla. Výstup druhého tvarovače je přes druhou svorku připojen ke vstupu druhého časového prvku a ke druhým vstupům prvního a druhého hradla. Výstupy obou časových prvků jsou připojeny ke vstupům prvku logického součinu, jehož výstup je připojen k prvnímu vstupu prvního paměťového prvku, který je svým výstupem spojen přes pátou svorku s třetími vstupy prvního i druhého hradla. Výstup prvního hradla je přes třetí svorku připojeno ke druhému vstupu prvního paměťového prvku a ke vstupu třetího časového prvku. Výstup druhého hradla je přes čtvrtou svorku připojen ke třetímu vstupu prvního paměťového prvku a ke vstupu čtvrtého časového prvku. Výstupy třetího i čtvrtého časového prvku jsou připojeny ke vstupům druhého paměťového prvku, jehož výstup je výstupem obvodu zapojení.
Zapojení podle vynálezu je možno použít pro stanovení polarity frekvenčního rozdílu a není závislé na tepelných vlivech okolí, jak je tomu například v lodním provozu. Je spolehlivé, protože nemá volně laditelné prvky.
Na připojeném výkresu je znázorněn příklad blokového schéma zapojení pro zjišťování polarity frekvenčního rozdílu podle vynálezu.
Zapojení podle uvedeného schéma je vyřešeno tak, že na vstup prvního tvarovače 1 je připojen zdroj harmonického signálu s frekvencí fx a na vstup druhého tvarovače 1’ zdroj harmonického signálu s frekvencí f2. Z výstupu prvního tvarovače 1 je upravený signál přes první svorku A přiveden na vstup prvního časového prvku 2 a současně na první vstup 41 prvního hradla 4, jakož i na první vstup 44 druhého hradla 4’. Hradla 4,4’ představují logickou funkci negované implikace. Z výstupu druhého tvarovače 1’ je upravený signál přes druhou svorku B přiveden na vstup druhého časového prvku 2’ a současně na druhý vstup 42 prvního hradla 4, jakož i na druhý vstup 45 druhého hradla 4’. Signály z výstupů prvého i druhého časového prvku 2, 2’ jsou přivedeny do obou vstupů prvku logického součinu 3, jehož výstup je spojen s prvním vstupem 51 prvního paměťového prvku 5. Druhý vstup 52 prvního paměťového prvku 5 je přes třetí svorku C spojen s výstupem prvního hradla 4 a se vstupem třetího časového prvku 6. Třetí vstup 53 prvního paměťového prvku 5 je přes čtvrtou svorku D spojen s výstupem druhého hradla 4’ a se vstupem čtvrtého časového prvku 6’. Výstup paměťového prvku 5 je přes pátou svorku E současně připojen ke třetímu vstupu 43 prvního hradla 4 a ke třetímu vstupu 46 druhého hradla 4’. Výstupy časových prvků 6, 6’ jsou připojeny ke vstupům druhého paměťového prvku 7, jehož výstup je například připojen k obvodu servomotoru regulátoru.
Claims (1)
- PŘEDMĚTZapojení pro určení polarity frekvenčního rozdílu dvou vstupních signálů harmonických kmitů o blízkých velikostech frekvencí, vyznačené tím, že výstup prvního tvarovačě (1) je přes první svorku (A) připojen ke vstupu prvního časového prvku (2) a k prvním vstupům (41, 44) hradel (4,4’), výstup druhého tvarovačě (i’) je přes druhou svorku (B) připojen ke vstupu druhého časového prvku (2’) a ke druhým vstupům (42, 45) hradel (4, 4’), výstupy obou časových prvků (2,2’) jsou připojeny na vstupy prvku (3) logického součinu, jehož výstup je připojen k prvnímu vstupu (51) prvního paměťového prvku (5), který je svým výstupemFunkce zapojení podle vynálezu spočívá v tom, že vstupní signály harmonických kmitů o frekvencích I„ f2 jsou upraveny ve tvarovacích 1, 1’ na impulsy obdélníkového průběhu a v časových prvcích 2, 2’ jsou potom zkráceny. Tyto zkrácené impulsy překlopí přes prvek logického součinu 3 první paměťový prvek 5, jehož výstup umožní v hradlech 4, 4’ indikaci vstupního signálu fi>f2 nebo fj<f2. Výstupy z hradel 4, 4’ zablokují první paměťový prvek 5 a přes časové prvky 6, 6’, ve kterých dochází k prodloužení obou impulsů, překlopí tyto impulsy druhý paměťový prvek 7 do stavu odpovídajícímu vstupním signálům harmonických kmitů fx>f2 nebo fj<f2. Výstup druhého paměťového prvku 7 zůstane v klidu do doby, kdy první paměťový prvek 5 je přes prvek logického součinu 3 znovu otevřen impulsy odvozenými od vstupních signálů.VYNÁLEZU spojen přes pátou svorku (E) s třetími vstupy (43, 46) hradel (4, 4’), přičemž výstup prvního hradla (4) je spojen přes třetí svorku (C) se druhým vstupem (52) prvního paměťového prvku (5) a se vstupem třetího časového prvku (6), zatímco výstup druhého hradla (4’) je přes čtvrtou svorku (D) spojen se třetím vstupem (53) prvního paměťového prvku (5) a se vstupem čtvrtého časového prvku (6’), přičemž výstupy třetího i čtvrtého časového prvku (6, 6’) jsou připojeny ke vstupům druhého paměťového prvku (7), jehož výstup je výstupem obvodu zapojení.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS17778A CS207961B1 (cs) | 1978-01-10 | 1978-01-10 | Zapojení pro určení polarity frekvenčního rozdílu |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS17778A CS207961B1 (cs) | 1978-01-10 | 1978-01-10 | Zapojení pro určení polarity frekvenčního rozdílu |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS207961B1 true CS207961B1 (cs) | 1981-08-31 |
Family
ID=5333465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS17778A CS207961B1 (cs) | 1978-01-10 | 1978-01-10 | Zapojení pro určení polarity frekvenčního rozdílu |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS207961B1 (cs) |
-
1978
- 1978-01-10 CS CS17778A patent/CS207961B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900002553A (ko) | 위상 검출회로 | |
| JPS5696532A (en) | Frequency divider | |
| CS207961B1 (cs) | Zapojení pro určení polarity frekvenčního rozdílu | |
| US4311962A (en) | Variable frequency missing pulse detector | |
| JPH02124627A (ja) | クロックドライバー回路 | |
| SE8505870D0 (sv) | Styrkrets | |
| SU625306A1 (ru) | Электронный коммутатор | |
| SU1112371A1 (ru) | Устройство восстановлени сигнала | |
| SU1497733A2 (ru) | Коммутатор | |
| SU735947A1 (ru) | Устройство дл виброиспытаний изделий | |
| SU1141499A1 (ru) | Устройство дл сравнени фаз | |
| SU705653A1 (ru) | Генератор псевдослучайной последовательности импульсов | |
| SU568036A1 (ru) | Цифровое программно-временное устросйтво | |
| SU476519A1 (ru) | Измеритель напр жени переменного тока | |
| SU434562A1 (ru) | Фазовый компаратор | |
| RU2231852C1 (ru) | Частотно-фазовое реле | |
| JPS5549760A (en) | Information processing unit diagnostic system | |
| SU478432A1 (ru) | Селектор импульсов | |
| SU1202041A1 (ru) | Устройство защиты от дребезга | |
| SU447684A1 (ru) | Цифрова система автоматического регулировани | |
| SU625313A1 (ru) | Устройство дл индикации синхронизма | |
| SU1143995A1 (ru) | Устройство дл измерени температуры | |
| SU1185618A1 (ru) | Устройство дл контрол регенератора цифровой системы передачи | |
| JPS5689131A (en) | Detection system for abnormality of oscillator | |
| JPS57190276A (en) | Circuit testing system |