CS206635B1 - Zapojení obvodu pro registraci analogových veličin s opětovným vyba· vováním - Google Patents

Description

Vynález se týká zapojení obvodu pro registraci analogových veličin s opětovným vybavováním a s vysokou přesností v závislosti na dráze měřené veličiny a nezávisle na čase.

Dosud známé systémy pro registraci a opětovné vybavování veličin byly řešeny buď čistě analogově pomocí integrátorů, zpožďovacích linek, dopravních zpoždění a jinak, což obnášelo poměrně velké nepřesnosti, zvětšující, se ještě nevhodnou volbou doby trvání informace nebo číslicově. Integrátory i ostatní obvody jsou závislé a doprovázené teplotními vlivy, zbytkovými proudy v konstrukčních prvcích, nedodržením přesné hodnoty součástek a časových konstant. Značná závislost v přesnosti byla dána i nedodržením hodnot napájecích a řídicích signálů. Tyto nedostatky se projevovaly a zdůrazňovaly právě u různých válcovacích zařízení, pracujících s poměrně malými rychlostmi a nízkou opakovači frekvencí. Číslicovou verzí přenosu informace pomocí převodníků a posuvných registrů se již tyto problémy výše popisované nevyskytují, ale problémem zůstává spolehlivost zařízení. Využitím převodníků v hybridním provedení a použitím monolitických statických pamětí se podařilo dosáhnout jak vysoké přesnosti, tak i spolehlivosti. Známá zapojení ve většině případů využívají pro řízení činnosti synchronních hodinových pulsů, tedy přenosu analogové informace v časovém měřítku, což nemusí být pro všechny aplikace výhodné. Dále jsou známá zapojení s řízením činnosti v závislosti na změně vstupního analogového signálu, což již představuje speciální případ řízení. Dále známá zapojení se liší ve způsobu adresování paměti pro zápis a výběr informace, např. oddělením adresových čítačů pro zápis a výběr informace, což ^;také není vždy výhodné.

Podle vynálezu zapojení obvodu pro registraci analogových veličin s opětovným vybavováním spočívá v tom, že výstup snímače analogové veličiny je připojen na první vstup analogově číslicového převodníku, jehož výstup je připojen na první vstup paměti, jejíž výstup je připojen na první vstup blokovacího hradla, jehož výstup je připojen na první vstup bloku zpoždění, jehož výstup je připojen na vstup číslicově analogového převodníku, dále že signál ze snímače dráhy je připojen na vstup tvarovače, jehož výstup je zapojen na vstup rozhodovacího invertoru i současně na druhý vstup bloku zpoždění a vstup čítače, jehož výstup je připojen na třetí vstup paměti a že výstup rozhodovacího invertoru je připojen na druhý vstup blokovacího hradla a současně na druhý vstup paměti a na vstup invertoru, jehož výstup je připojen na druhý vstup analogově číslicového převodníku.

Zapojení podle vynálezu odstraňuje dosavadní nevýhody a nedostatky výše uvedené a má řadu předností oproti dřívějším zapojením. Největší výhodou je jednoduchost řízení A/D převodníku a paměti pomocí obvodů, jejichž činnost je odvozena od snímače dráhy měřené veličiny. Celé řízení sestává z čítače a dvou invertorů. Ovládání paměti pomocí čítače a invertorů je jedním z nej jednodušších zapojení. Současně je zajištěna z časového hlediska asynchronní činnost obvodu pro registraci analogových veličin s možností i dlouhodobého přerušení činnosti. Další výhodou je možnost volby přesnosti registrace analogové veličiny, jednak druhem použitých převodníků v integrované verzi, jednak použitím zvoleného počtu výstupních nebo vstupních bitů převodníků. Druhou možností zvýšení přesnosti je volba inkrementu uběhnuté dráhy měřené veličiny a volba paměti.

Zapojení podle vynálezu je zřejmé z připojeného blokového vyobrazení..

Stejnosměrné registrované napětí ze snímače 1 analogové veličiny je přivedeno na vstup analogově číslicového převodníku 2, který provádí převod analogové veličiny ná číslicovou veličinu, vystupující na paralelních výstupech na základě číslicového řídicího signálu z invertorů 10. Zvolený počet paralelních bitů z výstupu analogově číslicového převodníku 2 je přiveden na příslušný počet vstupů paměti 3. Výstupy z paměti 3 odpovídající počtu vstupů do paměti 3 jsou přivedeny na blokovací hradlo 4, kde se podle číslicového výstupu z rozhodovacího invertoru 11 provádí blokování přenosu výstupní informace z paměti 3 na výstup blokovacího hradla 4. K blokování dochází v době zápisu informace do paměti 3. V době čtení je výstupní informace z paměti 3 přenesena přes blokovací hradlo 4 na vstupy bloku zpoždění 5, kde na základě číslicové informace z tvarovače 8 dochází k uchování přivedené informace po dobu zablokování blokovacího hradla 4. Takto upravené výstupní informace z bloku zpoždění 5 jsou přivedeny na číslicově analogový převodník 6. Výstupem číslicově analogového převodníku 6 je přenesená analogová hodnota, odpovídající analogové hodnotě v okamžiku vzorkování před daným počtem inkrementů uběhnuté dráhy měřené veličiny. Řídicí signál ze snímače dráhy 9 upravený tvarovačem 8 na logický signál je čítán čítačem 7, jehož výstupy jsou přivedeny na adresovací vstupy paměti 3, dále je vstupním signálem rozhodovacího invertorů 11. Výstupní signál rozhodovacího invertorů 11 rozhoduje o zápisu a výběru informace v paměti 3, řídí blokovací hradlo 4 a dále přes invertor 10 řídí činnost analogově číslicového převodníku 2 v režimu jednotlivé konverze. Přesnost registrované analogové veličiny je dána počtem bitů analogově číslicového převodníku 2 a číslicově analogového převodníku 6. Počet registrovaných vzorků analogové veličiny je dán počtem stavů čítače 7 a tím i adres paměti 3. Doba registrace analogové veličiny je dána frekvencí řídicího signálu odvozeného ze snímače dráhy 9.

Výše popsané zapojení obvodu pro registraci analogových veličin s opětovným vybavováním podle vynálezu lze použít pro regulátory tloušťky pasu válcovacích stolic, zvláště pro válcování plechů za studená, např. dvacetiválcových stolic, u nichž lze s výhodou využít pro regulaci stavění válců stolice informace o změnách vstupních tlouštěk pasu a kde lze umístit před stolici snímač tloušťky pasu a délky pasu. Aplikace vynálezu zajistí podstatné zvýšení přesnosti existujících regulátorů tloušťky pasu válcovacích stolic.

Claims (1)

1. PREDMET VYNÁLEZU

   Zapojení obvodu pro registraci analogových veličin, s opětovným vybavováním, se vyznačuje tím, že výstup snímače (1) analogové veličiny je připojen na první vstup analogově číslicového převodníku (2), jehož výstup je připojen na první vstup paměti (3), jejíž výstup je připojen na první vstup blokovacího hradla (4), jehož výstup je připojen na první vstup bloku zpoždění (5), jehož výstup je připojen na vstup číslicově analogového převodníku (6), dále výstup ze snímače dráhy (9) je připojen na vstup tvarovačě (8), jehož výstup je připojen na vstup rozhodovacího invertoru (11), a současně na druhý vstup bloku zpoždění (5) a vstup čítače (7), jehož výstup je připojen na třetí vstup paměti (3), výstup rozhodovacího invertorů (11) je připojen na druhý vstup blokovacího hradla (4), a současně na druhý vstup paměti (3) a na vstup invertoru (10), jehož výstup je připojen na druhý vstup analogově číslicového převodníku (2).