CS205840B1 - Zapojení úrovňového vyhodnocovacího obvodu'^ - Google Patents

Description

Vynález se týká zapojení úrovňového vy- i hodnocovacího obvodu, sestaveného vý- i hradně z obvodů tranzistorově tranzistoro, vé logiky.

Předávání povelů z periferních jednotek s elektrickým analogovým výstupem do logických řídících systémů vyžaduje převedení analogové elektrické veličiny na dvouhodnoi tový logický signál o potřebné úrovni. PřeI vod mezi analogovým signálem z měřících ! čidel a dvouhodnotovým signálem, vhodným ; ί pro zpracování v logických řídících systémech, se dosud uskutečňuje v hladinových i členech, realizovaných na bázi lineárních ' monolitických integrovaných obvodů. Zá-; kladem těchto členů je citlivý stejnosměrný zesilovač, zapojený jako komparátor s klopnou funkcí. Člen je doplněn vstupním ob- j vodem pro úpravu analogového signálu a zdrojem referenčního napětí. Na vstupy integrovaného obvodu, tvořícího komparátor se přivádí přes sčítací odpory jednak upravený vstupní signál a jednak proměnné referenční papětí. V obvodu dáte následuje diodový omezovač, ochrana operačního zesilovače proti přepětí, blokovací a odrušovací obvody a frekvenční kompenzace. Klopné charakteristiky komparátoru je dosaženo kladnou zpětnou vazbou na neinvertující vstup operačního zesilovače. Na výstupu zesilovače bývá zapojen tranzistorový výkonový stupeň nebo elektromagnetické relé. Pro realizaci obvodu s nastavitelnou hysterezí při zapínání a vypínání je nutno za současného stavu použít dvou popsaných obvodů, doplněných o kontaktní nebo bezkontaktní sekvenční! logiku. Celé zařízení pro více výstupů je i pak značně rozměrné a obvodově složité. Další nevýhodou stávajících zapojení je kromě složitosti jejich vysoká cena, nízká životnost mechanických kontaktů elektromagnetických relé a skutečnost, že pro návaznost na řídící systémy s úrovní tranzistorově tranzistorové logiky je nutno použít speciálních převodních členů.

Uvedené nevýhody odstraňuje v podstatě vynález, kterým je zapojení úrovňového vyhodnocovacího obvodu tvořeného vstupním :__2_ obvodem, vlastním vyhodnocovacím obvodem a Schmittovým klópným obvodem a je-/ ho podstata spočívá v tom, že za vstupní j obvod je zapojen nejméně jeden vlastní vyhodnocovací obvod, přičemž na vlastní vy-í hodnocovací obvod je paralelně připojen zdroj hodinových impulsů.

Dále je podstatou vynálezu, že vlastní vyhodnocovací obvod sestává ze dvou klopných obvodů typu D, z nichž jednak každý je připojen na vstupní obvod a jednak ke každému je v sérii zapojen odpor, přičemž : klopné obvody typu D jsou paralelně napoí jeny na zdroj hodinových impulsů a za odpory je před výstupem do Schmittova klopného i obvodu paralelně připojen uzemněný odpor.

Konečně je podstatou vynálezu, že na i zdroj hodinových impulsů je připojeno ovládací zařízení pro blokování, popřípadě ovládání hodinových impulsů.

Proti dosud užívaným zapojením dosahuje , se podle vynálezu vyššího účinku v tom, že ί je použito výhradně obvodů tranzistorově tranzistorové logiky, čímž je zajištěna komi patibilita s ostáními systémy na bázi TTL, obvod je jednodušší než dosud známá zapojení a neobsahuje vnější součásti ovlivňující nepříznivě spolehlivost a stabilitu, Dále zapojení vyhodnocuje spolehlivě i velmi pomalé změny vstupního analogového signálu, potlačuje rušivé vstupní signály impulsního charakteru a použitá součástková základna umožňuje provoz i v extrémních klimatických podmínkách.

Zapojení podle vynálezu je schematicky znázorněno na připojeném výkrese, kde obr. 1. je zapojení úrovňového vyhodnoco; vacího obvodu s jedním vlastním vyhodnocovacím obvodem, v němž jsou znázorněny jeho jednotlivé prvky. Obr. 2. je schéma j zapojení úrovňového vyhodnocovacího ob! vodu s více vlastními vyhodnocovacími obvody a obr. 3 znázorňuje zpracováni signžlů z výstupů Q klopných obvodů typu Dj

Zapojení podle vynálezu sestává ze vštupí ního obvodu 1, opatřeného jedním vstupem I a dvěma výstupy, na něž je připojen vlastní vyhodnocovací obvod 2, za který je v sérii zapojen Schmittův klopný obvod 3 a na který je paralelně připojen zdroj 4 hodinových impulsů se zařízením 5 pro jejich blokování, popřípadě ovádání. Vlastní vyhodnocovací obvod 2 je tvořen dvěma klopnými obvody'

21, 2Γ typu D, které jsou jednak připojeny na výstupy vstupního obvodu 1 a jednak paralelně připojeny ke zdroji 4 hodinových impulsů. Ke každému klopnému obvodu 21, 21' typu D je v Sérii připojen odpor 22, 22' a před výstupem do Schmittova klopného; obvodu 3 je za těmito odpory 22, 22' paralelně připojen uzemněný odpor 23.

Na vstupní obvod 1 lze alternativně připojit dva nebo více vlastních vyhodnocovacích obvodů 2, z nichž každý je napojen vlastní Schmittův klopný obvod 3 a které jsou paralelně zapojeny na jediný zdroj 4 hodinových impulsů, jak je znázorněno na obr. 2. Tím lze získat z jednoho vstupního analogové] ho signálu dva nebo více výstupních dvou hodnotových signálů s hysterezi při zapínán] a vypínání___________·_________u —ji

Vstupní analogový signál se přivádí do vstupního obvodu 1, kde se upravuje na formu vhodnou k vyhodnocování ve vlastním vyhodnocovacím obvodu 2. Ze vstupního obvodu 1 se signály o určité úrovni, nastavené v tomto obvodu 1, přivádějí do klopných obvodů 21, 21' typu D a jsou jimi převedeny na výstupy Q s náběžnou hranou hodinového impulsu generovaného zdrojem 4 hodinových impulsů. V klopnými obvodech 21,21' se vyhodnotí velikost upraveného vstupního signálu a z výstupů Q je tento vyhodnocený signál veden přes odpory 22, 22' do Schmittova klopného obvodu 3, který j se překlápí v závislosti na úrovni signálu v uzlu odporů 22, 22' a 23. Výstup.Q klopných obvodů 21, 21' zůstává beze změny až do příchodu dalšího hodinového impulsu ze zdroje 4, čímž je zaručena necitlivost vlastního vyhodnocovacího obvodu 2 na případné vnější rušivé signály impulsního charakteru. _ ___, Příklad zpracování signálů v úrovňovém vyhodnocovacím obvodu podle obr. 1. je j znázorněn na obr. 3., kde L a H značí dvě hodnoty úrovně výstupů z klopných obvodu | 21, 21' typu D a l/i a CZ₂ úrovně vstupníhó analogového signálu, nastavené vstupním obvodem 1, při nichž klopné obvody 21) 21' mění na výstupu Q úroveň z hodnoty L na H, což v logickém vyjádření představúje změnu z logické nuly na logickou jedničku. Změna nastane v případě, že hodnota upraveného vstupního analogového signálu je větší než rozhodovací úroveň příslušnéňiO klopného obvodu 22, 22' typu D. Nepřekročí-li vstupní analogový Signál úroveň U_u jsou výstupy Q obou klopných obvodů 22, 22' i výstup Schmittóva klopného obvodu 3 ňa úrovni L. Dosáhne-li vstupní analogový [signál 77 hodnoty ΰ^< U<U₂, změní klopný obvod 22 úroveň na výstupu Q z hodnoty L na H, ale úroveň signálu v uzlu odporů 22, 22' a 23 nestačí k překlopení Schmittóva klopného obvodu 3 a jeho výstup setrvává ha úrovni L. Teprve po dosažení úrovně signálu U₂ jsou oba výstupy Q klopných obýodů 21, 21' v úrovni H a Schmittův klopný obvod 3 překlopí a na jeho výstupu je úroveň

H. Při poklesu úrovně vstupního analogového signálu U na hodnotu U₁<U<U₂ je na Výstupu Q klopného obvodu 21' úroveň L, kle pokles úrovně signálu v uzlu odporů 22, 22' a 23 nestačí k překlopení Schmittóva klopného obvodu 3, na jehož výstupu zůstává úroveň H. Teprve při dalším poklesu úrovně vstupního analogového signálu pod hodnotu Ui jsou oba výstupy Q klopných obvodů 21, 21' v úrovni L a na výstupu · Schmittóva klopného obvodu 3 je rovněž ' úroveň L.

[ Zapojení úrovňového vyhodnocovacího obvodu podle vynálezu je možno využít v regulační, měřicí a výpočetní technice pro spojení složitých systémů na bázi tranzistorově tranzistorové logiky s návaznými periferiemi S elektrickým analogovým výstupním signálem.

Claims (3)

1. PŘEDMĚT VYNÁLEZU

   I. Zapojení úrovňového vyhodnocovacího I obvodu tvořeného vstupním obvodem, [ vlastním vyhodnocovacím obvodem á i Schmittovým klopným obvodem, vyzna_J__________' _'______Γ 205 840 čující se . tím, že za vstupní obvod (1) je zapojen nejméně jeden vlastní vyhodnocovací obvod (2), na jehož výstup je připojen Schmittův klopný obvod (3), přičemž na vlastní vyhodnocovací obvod (2) je paralelně připojen zdroj (4) hodinových impulsů.___________ _____i _ _ _
2. 2. Zapojenípodle bodu 1, vyznačující se tím, že vlastní vyhodnocovací obvod (2) sestává ze dvou klopných obvodů (21, 21') typu D, z nichž jednak každý je připojen na vstupní obvod (1) a jednak ke každému je v sérii zapojen odpor (22,22'), přičemž klopně obvody (21, 21') typu D

   I jsou paralelně napojeny na zdroj (4) ho drnových impulsů a za odpory (22, 22') · je před výstupem do Schmittóva klopného obvodu (3) paralelně připojen uzemněný! odpor (23). __ . )
3. 3. Zapojení podle bodu 1. a 2., vyznačujíi cí se tím, že na zdroj (4) hodinových . impulsů je připojeno ovládací zařízení I (5) pro blokování, popřípadě ovládání hodinových impulsů.