CS205209B1

CS205209B1 - Mixing circuit

Info

Publication number: CS205209B1
Application number: CS107179A
Authority: CS
Inventors: Rudolf Sykora
Original assignee: Rudolf Sykora
Priority date: 1979-02-19
Filing date: 1979-02-19
Publication date: 1981-05-29

Description

Vynález se týká směšovacího obvodu, realizujícího součet nebo rozdíl dvou vstupních kmitočtů pouze s použitím logických obvodů - tedy bez filtrů a časově závislých obvodů.The invention relates to a mixing circuit realizing the sum or difference of two input frequencies using only logic circuits - i.e. without filters and time-dependent circuits.

Při návrhu různých generátorů s proměnným kmitočtem - např. syntezátorů, ladicích přístrojů atd., se často vyskytuje potřeba přičtení nebo odečtení relativně malé kmitočtové odchylky od daného kmitočtu (napr. pro jemnou, ale přesně definovanou změnu kmitočtu krystalem řízeného oscilátoru).When designing various variable frequency generators - such as synthesizers, tuners, etc., there is often a need to add or subtract a relatively small frequency deviation from a given frequency (eg, for a fine, but precisely defined, crystal-controlled oscillator frequency change).

Tento požadavek se obvykle řešil použitím složitých obvodů využívajících filtrů, případně monostabilních klopných obvodů pro snižování nebo zvyšování střední hodnoty kmitočtu napětí obdélníkového průběhu metodou ubírání nebo přidávání jednotlivých impulsů. Nevýhodou těchto známých obvodů je jejich složitost a kmitočtová závislost.This requirement was usually solved by using complex circuits using filters, or monostable flip-flops to reduce or increase the mean value of the rectangular waveform voltage by the method of pulse removal or addition. The disadvantage of these known circuits is their complexity and frequency dependence.

Zapojení směšovacího obvodu podle vynálezu umožňuje zvýšení nebo snížení střední hodnoty výstupního kmitočtu daného prvým vstupním kmitočtem o hodnotu druhého vstupního kmitočtu jednoduchým kmitočtově nezávislým způsobem. Podstata zapojení směšovacího obvodu podle vynálezu spočívá v tom, že jeho první vstupní svorka je spojena s hodinovým vstupem prvního klopného obvodu, s hodinovým vstupem druhého klopného obvodu typu D a s prvním vývodem přepínače funkce směšovacího obvodu, přičemž výstup Q prvního klopného obvodu je spojen s prvním vstupem prvního hradla NAND s otevřeným kolektorovým obvodem a výstup 5 prvního klopného obvodu je spojen s prvním vstupem druhého hradla NAND s otevřeným kolektorovým obvodem, zatímco výstup Q třetího klopného obvodu typu D je spojen s druhým vstupem druhého hradla NAND s otevřeným kolektorovým obvodem a výstup Q třetího klopného obvodu typu D je spojen s druhým vstupem prvního hradla NAND s otevřeným kolektorovým obvodem, přičemž vstup D třetího klopného obvodu typu D je spojen s druhou vstupní svorkou směšovacího obvo205209 du a hodinový vstup třetího klopného obvodu typu D je spojen s druhým vývodem přepínače funkce směšovacího obvodu, kdežto třetí vývod tohoto přepínače je spojen s výstupem Q prvního klopného obvodu, zatímco výstupy prvního hradla i druhého hradla NAND s otevřenými kolektorovými obvody jsou spolu připojeny k pomocnému odporu a dále ke vstupu D druhého klopného obvodu typu D a ke čtvrtému vývodu přepínače funkce směšovacího obvodu; jehož šestý vývod je spojen s výstupem Q druhého klopného obvodu typu D a jehož pátý vývod je spojen s výstupní svorkou směšovacího obvodu.The connection of the mixing circuit according to the invention allows to increase or decrease the mean value of the output frequency given by the first input frequency by the value of the second input frequency in a simple frequency independent manner. The principle of the mixing circuit according to the invention is characterized in that its first input terminal is connected to the clock input of the first flip-flop, the clock input of the second flip-flop type D and the first output of the mixing circuit function switch. the first NAND open-collector gate input and the first flip-flop output 5 are coupled to the first second open-collector NAND gate second input, while the third D-type third flip-flop output Q is connected to the second open collector NAND second gate input and output Q the third D flip-flop is connected to the second input of the first NAND open-collector circuit, wherein the D input of the third D flip-flop is connected to the second input terminal of the mixing circuit205209 du and the clock input of the third D flip-flop is connected to the second the output of the mixer function switch, while the third terminal of the switch is connected to the output Q of the first flip-flop, while the outputs of the first gate and the second NAND open-collector circuits are coupled to the auxiliary resistor and a fourth terminal of the mixing circuit function switch; the sixth terminal of which is connected to the output Q of the second D-type flip-flop, and the fifth terminal of which is connected to the output terminal of the mixing circuit.

Protože zapojení směšovacího obvodu nevyužívá ke své činnosti kmitočtové závislosti svých prvků, platí pro střední hodnotu výstupního kmitočtu f^ vztah í f₅ f₂ <Since the connection of the mixing circuit does not use the frequency dependence of its elements for its operation, the mean value of the output frequency f ^ is related to f ₅ f ₂ <

£i_ v rozsahu vstupního kmitočtu f,, omezeném pouze horním mezním kmitočtem použitých logických obvodů, fg je druhý vstupní kmitočet přiváděný na druhou vstupní svorku směšovacího obvodu.In the range of the input frequency f, limited only by the upper limit frequency of the logic circuits used, fg is the second input frequency fed to the second input terminal of the mixing circuit.

Na obr. 1 je nakreslen příklad zapojení směšovacího obvodu podle vynálezu,, na obr. 2 a 3 jsou uvedeny průběhy napětí v některých bodech tohoto zapojeni.FIG. 1 shows an example of a circuit according to the invention. FIGS. 2 and 3 show voltage waveforms at some points of the circuit.

Vstupní napětí obdélníkového průběhu o kmitočtu fi je z první vstupní svorky J. směšovacího obvodu přivedeno na hodinový vstup prvního klopného obvodu 2 a na hodinový vstup druhého klopného obvodu 8 typu D. Výstup Q prvního klopného obvodu 2 je spojen s prvním vstupem prvního hradla 6 NAND s otevřeným kolektorovým obvodem a výstup Q tohoto klopného obvodu je spojen s prvním vstupem druhého hradla 2 NAND s otevřeným kolektorovým obvodem, takže na spojených výstupech těchto hradel je invertované napětí výstupu Q nebo § prvního klopného obvodu 2 podle toho, které hradlo přenáší signál v závislosti na stavu výstupů Q a Q třetího klopného obvodu ,4 typu D, které jsou spojeny s druhými vstupy prvního hradla 6 a druhého hradla Stav výstupů Q a Q třetího klopného obvodu 4 typu D je určován vstupním napětím o kmitočtu fg, přiváděným z druhé vstupní svorky 2 směšovacího obvodu na vstup D třetího klopného obvodu 4 typu D.The rectangular input voltage of frequency f1 is applied from the first input terminal J of the mixing circuit to the clock input of the first flip-flop 2 and the clock input of the second flip-flop 8 of the D-type. with the open collector circuit and the output Q of this flip-flop is connected to the first input of the second NAND open-collector 2 gate so that the connected outputs of these gates have inverted output voltage Q or § of the first flip-flop 2 depending on which gate transmits the signal on the state of the outputs Q and Q of the third flip-flop, type D, which are connected to the second inputs of the first gate 6 and the second gate The state of the outputs Q and Q of the third flip-flop 4 is determined by the input voltage fg from the second input terminal 2 of the mixing circuit at the input D of the third flip-flop 4 type D.

Ke změnám stavu dochází synchronně s hodinovým kmitočtem přiváděným na hodinový vstup třetího klopného obvodu £ typu D druhým vývodem 92 přepínače 2 funkce směšovacího obvodu buá z první vstupní svorky J_ směšovacího obvodu nebo z výstupu Q prvního klopného obvodu 2· Na výstupní svorku 10 směšovacího obvodu se pátým vývodem 95 přepínače £ funkce směšovacího obvodu přivádí buá napětí spojených výstupů prvního hradla 6 a druhého hradla 2 nebo napětí výstupu Q druhého klopného obvodu 8 typu D.The state changes in synchronization with the clock frequency applied to the clock input of the third D-type flip-flop 6 by the second terminal 92 of the mixing circuit function switch 2 from either the first input terminal 11 of the mixing circuit or output Q of the first flip-flop. through the fifth terminal 95 of the mixer function switch 6, either the voltage of the connected outputs of the first gate 6 and the second gate 2 or the output Q of the second flip-flop 8 of the type D is applied.

První klopný obvod 2 překlápí sestupnou hranou hodinového pulsu, druhý klopný obvod 8 typu D a třetí klopný obvod 4. typu D překlápí náběžnou hranou hodinového pulsu.The first flip-flop 2 flips the falling edge of the clock pulse, the second flip-flop 8, type D, and the third flip-flop 4, type D flips over the rising edge of the clock pulse.

Nakreslené poloze přepínače 2 funkce směšovacího obvodu odpovídá střední hodnota výstupního kmitočtu f-j = 0,5 fi + f2> přičítání; pro opačnou polohu tohoto přepínače platí fj = 0,5 f, - f₂, odečítání. V obou případech je činnost směšovacího obvodu založena na tom, že jeho výstupní napětí se středním kmitočtem fj je získáváno z navzájem inverzních napětí výstupů Q a Q prvního klopného obvodu 2 prostřednictvím prvního hradla 6 nebo druhého hradla 2, která jsou přepínána pomocí třetího klopného obvodu 4 typu D nejbližší náběžnou hranou jeho hodinového pulsu následující po změně stavu vstupu D tohoto klopného obvodu.The intermediate position of the mixer function switch 2 corresponds to the mean value of the output frequency fj = 0.5 fi + f2>addition; for the opposite position of this switch fj = 0.5 f, - f ₂ , subtraction. In both cases, the operation of the mixing circuit is based on its intermediate voltage output fj being obtained from the mutually inverse voltages of the outputs Q and Q of the first flip-flop 2 via the first gate 6 or the second gate 2, which are switched by the third flip-flop 4 Type D closest to the rising edge of its clock pulse following a change in the state of Input D of this flip-flop.

Na obr. 2 je znázorněno, že toto přepínání prováděné hodinovým pulsem, přiváděným na hodinový vstup třetího klopného obvodu £ typu D z výstupu Q prvního klopného obvodu 2 ⁿ®bo případně z výstupu Q, funkce se tím nezmění, má za následek vynechání jedné půlperiody obdélníkového průběhu napětí na spojených výstupech prvního hradla 6 a druhého hradla 2, takže jedné periodě napětí na druhé vstupní svorce 2 směšovacího obvodu odpovídá vynecháni dvou půlper.iod, tj. jedné periody výstupního napětí prvního hradla 6 a druhého hradla 2·FIG. 2 shows that the switching carried out by a clock pulse supplied via the clock input of the third flip-flop D £ Q output of the first flip-flop 2 ⁿ ®bo or from the output Q will not change the function, resulting in omission of one half cycle a rectangular voltage waveform at the connected outputs of the first gate 6 and the second gate 2 so that one voltage period at the second mixing terminal 2 input terminal corresponds to the omission of two halfperiods, i.e. one period of the output voltage of the first gate 6 and the second gate 2

Odfiltrování rušivého krátkého napětového impulsu způsobeného spínacími časy logických obvodů je provedeno druhým klopným obvodem 8 typu D, na jehož vstup D je přivedeno výstupní napětí prvního hradla 6 a druhého hradlaJ?. Výstupní napětí směšovacího obvodu je odebíráno z výstupu Q druhého klopného obvodu 8 typu D, jehož stav se mění s náběžnou hranou hodinového pulsu s kmitočtem fj, takže rušivý impuls není přenášen. Střední hodnota kmitočtu výstupního napětí směšovacího obvodu 3ef-j = 0,5fl-f2·The disturbing short voltage pulse caused by the switching times of the logic circuits is filtered out by a second D-type flip-flop 8, to which input D is applied the output voltage of the first gate 6 and the second gate. The output voltage of the mixing circuit is drawn from the output Q of the second D-type flip-flop 8, whose state varies with the rising edge of the clock pulse at frequency fj, so that the interference pulse is not transmitted. Mixing Circuit Output Voltage Mean 3ef-j = 0.5fl-f2 ·

Přičítání kmitočtu f2 se dosahuje tím, že na hodinový vstup třetího· klopného obvodu 4 typu D se přivádí hodinový puls z prvni vstupní svorky J_ směšovacího obvodu. Tím je vytvořen - viz obr. 3, mezi výstupním napětím prvního klopného obvodu 2 a výstupním napětím třetího klopného obvodu 4 typu D ovládajícím přepínání prvního hradla 6 á druhého hradla £ fázový posuv jedné půlperiody vstupního napětí o kmitočtu f], první klopný obvod 2 překlápí sestupnou hranou hodinového pulsu, třetí klopný obvod 4. typu D jeho náběžnou hranou.Frequency addition f2 is achieved by providing a clock pulse from the first input terminal 11 of the mixing circuit to the clock input of the third type 4 flip-flop 4. Thus, as shown in FIG. 3, between the output voltage of the first flip-flop 2 and the output voltage of the third flip-flop 4 of type D controlling the switching of the first gate 6 and the second gate 6 is a phase shift of one half period of input voltage at frequency f1. the falling edge of the clock pulse, the third flip-flop type 4 its leading edge.

Toto fázově posunuté přepínáni prvního hradla a druhého hradla £ má za následek přidání jedné půlperiody výstupního obdélníkového napětí na společném výstupu prvního hradla 6 a druhého hradla připojeném k výstupní svorce 10 směšovacího obvodu, takže jedné periodě napětí na druhé vstupní svorce 2 směšovacího obvodu tentokrát odpovídá přidání jedné periody výstupního napětí směšovacího obvodu, jehož střední kmitočet je f'3 = 0,5 f, + ⁺ f2·This phase shifted switching of the first gate and the second gate 6 results in the addition of one half period of the output rectangular voltage at the common output of the first gate 6 and the second gate connected to the output terminal 10 of the mixing circuit. one period of the output voltage of the mixing circuit, whose mean frequency is f'3 = 0.5 f, + ⁺ f2 ·

Z popisu činnosti směšovacího obvodu podle vynálezu je zřejmé, že jeho výstupní napětí má obdélníkový průběh o základním kmitočtu 0,5 f1, přičemž však jsou některé půlperiody vynechávány - odečítání kmitočtů Í2 nebo naopak jsou přidávány půlperiody obdélníkového napětí dvojnásobného kmitočtu - přičítání kmitočtu f2· Tuto neperiodičnost lze snížit např. následujícím dělením výstupního kmitočtu.It is apparent from the description of the operation of the mixing circuit according to the invention that its output voltage has a rectangular waveform at a fundamental frequency of 0.5 f1, but some half-periods are omitted - subtracting frequencies 12 or vice versa. the non-periodicity can be reduced, for example, by dividing the output frequency by the following.

Směšovací obvod podle vynálezu je určen především pro přičítání nebo odečítání malých kmitočtových odchylek od daného kmitočtu. Umožňuje jednoduché řešení některých přesných zdrojů proměnného kmitočtu, např. ladicích přístrojů, syntezátorů, rozmítaných ge.nerátorů atď.The mixing circuit according to the invention is intended primarily for adding or subtracting small frequency deviations from a given frequency. It allows simple solutions of some precise sources of variable frequency, eg tuners, synthesizers, swept generators, etc.

Claims

SUBJECT OF THE INVENTION

A mixing circuit, characterized in that its first input terminal (1) is coupled to the clock input of the first flip-flop (3), the clock input of the second flip-flop (8) of type D and the first terminal (91) of the mixing circuit function switch (9) wherein the output Q of the first flip-flop (3) is connected to the first input of the first NAND open-collector circuit (6) and the output Q of the first flip-flop (3) is connected to the first input of the second NAND open-collector circuit (5) whereas the output Q of the third type D flip-flop (4) is connected to the second input of the second NAND gate (5) with the open collector circuit and the output 5 of the third type D flip-flop (4) is connected to the second input of the first NAND a collector circuit, wherein the input D of the third type D flip-flop (4) is connected to the second mixing circuit input (2) and the clock input of the third type D flip-flop (4) is connected to the second terminal (92) of the mixer function switch (9), while the third terminal (93) of this switch is connected to the output Q of the first flip-flop (3), while the outputs of the first gate (6) and second gate (5) the open collector circuits are connected together to the auxiliary resistor (7) and to the input D of the second D-type flip-flop (8) and to the fourth terminal (94) of the mixer function switch (9) whose sixth terminal (96) is connected to the output Q of the second D-type flip-flop (8) and the fifth outlet (95) of which is connected to the output terminal (10) of the mixing circuit.