CS204827B1

CS204827B1 - Zapojení procesoru orientované na dvé vnitřní sběrnice

Info

Publication number: CS204827B1
Application number: CS704779A
Authority: CS
Inventors: Jiri Smisek
Original assignee: Jiri Smisek
Priority date: 1979-10-17
Filing date: 1979-10-17
Publication date: 1981-04-30

Description

Předmětem vynálezu je zapojení procesoru orientované na dvě vnitřní sběrnice se zápisníkovou pamětí, s instrukčním registrem, s čítačem instrukcí, s aritmetíčkologickou sekcí, s adresním registrem, s datovým přijímačem a s adresním vysílačem.

Standardní soubor instrukcí vyžaduje od struktury procesoru schopnost realizovat operace zanášení konstanty do buňky zápisníkové paměti nebo operační paměti, logické a aritmetické operace jak s operandy v zápisníkové paměti, tak i s operandy v operační paměti, skokové operace a operace typu rotace a aritmetický posuv. Navíc se vyžaduje, aby operace byly realizovány i pro verzi s poloviční délkou operandů při zachování operační rychlosti počítače. Dosud známá zapojení procesorů řeší tento požadavek za cenu zvýšených materiálových nákladů.

Tuto nevýhodu odstraňuje zapojení procesoru orientované na dvě vnitřní sběrnice podle vynálezu, jehož podstatou je, že adresní registr je upraven jako posuvný registr, který je vstupem zapojen na první vnitřní sběrnici a výstupem je spojen se vstupem adresního vysílače a se čtvrtým vstupem přepínače, jehož výstup je spojen s druhou vnitřní sběrnicí.

Výhoda tohoto zapojení spočívá v tom,

Že registr používaný pří vnějších operacích k adresaci operandu v operační paměti vykonává při vnitřních dvouoperandových instrukcích úlohu datového registru pro uložení jednoho operandu před zpracováním v aritmetickologické sekci. Rovněž se tento registr uplatňuje při rotacích a aritme2 tických posuvech o jedno nebo o více binárních míst. Tím odpadá nutnost realizovat zvláštní posuvný datový registr a vzniká ták materiálová úspora, zejména při větších šířkách operandů.

Na výkrese je zapojení podle vynálezu, kde je uvedeno propojení společně s označením jednotlivých bloků.

První vnitřní sběrnice 1 je spojena s výstupem 21 zápisníkové paměti 2., s výstupem 31 instrukčního registru 3_, s výstupem 41 datového přijímače 4_, se vstupem 70 adres ního registru 7_, s druhým vstupem 91 a se třetím vstupem 92 přepínače Druhá vnitřní sběrnice 10 je spojena s výstupem 94 přepínače 9, se vstupem 110 čítače instrukcí 11 , se vstupem 150 datového registru 15 a se vstupem 160 bloku konstant 1 6, jehož výstup 161 je spojen s druhým vstupem 121 aritmetickologické sekce 12.

Výstup 151 datového registru 15 je zapojen na první vstup 120 aritmetickologícké sekce 1 2 . Výstup llTTítače instrukcí 11 je zapojen na první vstup 90 přepínače 9^. Výstup 71 adresního registru 7_ je spojen se čtvrtým vstupem 93 přepínače 9 a se vstupem 80 adresního vysílače ,8_. Výstup 1 22 aritmetickologické sekce 12 je spojen se vstupem 130 oddělovací jednotky 1 3 , jejíž negovaný výstup 131 je spojen se vstupem 20 zápisníkové paměti a přímý výstup 13 2 je spojen s datovou sběrnicí 5_.

Datová sběrnice _5 je dále spojena se vstupem 40 datového přijímače s datovým vstupem 140 operační paměti 14 a se vstupem 30 instrukčního registru Adresní sběrnice 6_ je spojena s adresním vstupem 141 ope204827 rační paměti 14 a s výstupem 81 adresního vysílače 8^

Funkce zapojení je následující: Instrukce zanášení konstanty probíhá tak, že příslušné bity instrukce zapsané z operační paměti 14 do instrukčního registru 3 se ovládacím signálem 32 vyšlou na první vnitřní sběrnici 1, která je přes druhý vstup 91 přepínače propojena s druhou vnitřní sběrnicí 10. Přes blok konstant 16 a druhý vstup 121 ari trnetickologické sekce 12 se šíří konstanta přes oddělovací jednotku 13 na vstup 20 zápisníkové paměti 2_, kam se zapíše ovládacím signálem 22 z řadiče procesoru. Operace s obsahem dvou buněk zápisníkové paměti 2 probíhá tak, že operand z první buňky se zapíše do adresního registru 7_ v jednom taktu řadiče a v následujícím taktu se operand z druhé buňky, která je zároveň určená pro uložení výsledku, přesune přes druhý vstup 91 přepínače _9 na vstup 150 datového registru 15, kde se uloží.

Ve třetím taktu řadiče se obsah adresního registru 7_ přesune přes čtvrtý vstup 93 přepínače _9 a přes blok konstant 1 6 na druhý vstup 121 aritmetickolQgické sekce 1 2 ♦ Výsledek operace projde přes oddělovací jednotku 13 na vstup 20 zápisníkové paměti 2j kam se zapíše ovládacím signálem 22 do druhé buňky. Operace s obsahem jedné buňky zápisníkové paměti 2. proběhne tak, že v jednom taktu řadiče se přesune operand přes druhý vstup 91 přepínače j) a přes datový registr 15 na první vstup 120 aritmetickologické sekce 12 a výsledek projde přes oddělovací jednotku 13 na vstup 20 zápisníkové paměti £, kam se zapíše ovládacím signálem 22 do stejné buňky.

Operace přehození slabik operandu probíhá podobně s tím rozdílem, že operand projde přes třetí vstup 92 přepínače J3, kde dojde k záměně pozic obou slabik. Operace přesun operandu z operační paměti 1 4 do zápisníkové paměti 2. probíhá tak, že v prvním taktu řadiče se adresa daného operandu uloží do adresního registru 7_ a v následujícím taktu se ovládacím signálem 82 vyšle na adresní sběrnicí 6. přes adresní vysílač ÍJ.

V témže taktu se ovládacím signálem 42 z řadiče procesoru otevře datový přijímač 4. a adresovaný operand se sejme z datové sběrnice 5. na druhý vstup 91 přepínače 9 a dále přes blok konstant 1 6, druhý vstup 121 ari trne tickologické sekce 12 a oddělovací jednotku 13 na vstup 20. zápisníkové paměti 2., kam se zapíše ovládacím signálem 22 na buňku uložení. V případě, že adresa operandu je lichá>procházi operand přes třetí vstup 92 přepínače 9, kde dojde k záměně pozic obou slabik.

Operace s obsahem jedné buňky zápisníkové paměti 2 a jedné buňky operační paměti 14 proběhne následovně; V prvním taktu řadiče se zapíše adresa uložená v definované buňce zápisníkové paměti 2. do adresního registru 7_.

Claims

PŘEDMĚT

1. Zapojení procesoru orientované na dvě vnitřní sběrnice se zápisníkovou pamětí, s instrukčním registrem, s čítačem instrukcí, s aritmetiekologickou sekcí, s adresním registrem, s datovým přijímačem a s adresním vysílačem vyznačující se tím, že adresní registr /7/ je upraven jako posuvný registr, který je vstupem /70/ zapojen na první vnitřní sběrnici /1/ a výstupem fT\l je spojen se vstupem /80/ adresního vysílače /8/ a se čtvrtým vstupem /93/ přepínače

V druhém taktu se přes adresní vysílač 8. adresuje operand, který sé přes vstup 40 datového přijímače 4 sejme na první vnitřní sběrnici a dZle přes druhý vstup 91 přepínače 9. na vstup 150 datového registru 1 5, kam se uloží zapisovacím signálem 152 z řadiče. Ve třetím taktu se druhý operand, uložený v buňce zápisníkové paměti 2^, přesune přes druhý vstup 92 přepínače _9 a přes blok konstant 16 na druhý vstup 121 aritmetickologické sekce 12.

Výsledek operace se pak zapíše bud do buňky zápisníkové paměti 2. nebo do buňky operační paměti 1 4 . V případě, že adresa operandu v operační paměti 14 je licháj prochází operand z výstupu 41 datového přijímače nebo z výstupu 21 zápisníkové paměti 2. na třetí vstup 92 přepínače _9, kde dojde k záměně pozic obou slabik operandu.

Operace inkrementace a dekrementace probíhá tak, je operand bud ze zápisníkové paměti 2. nebo z operační paměti 14 prochází přes datový registr 15 na první vstup 120 aritmetickologické sekce 1 2. Současně je na výstupu 161 bloku konstant 16 nastavena nu la, respektive jednička podle toho, zda probíhá operace inkrement o jedničku^respektive ''o dvojku. Výsledek se pak zapisuje bud do buňky zápisníkové paměti 2 nebo do buňky operační pamětí 1 4. Operace skoku probíhá tak, že cílová adresa uložená v jednotlivých bitech instrukčního registru 3_, nebo operandu v zápisníkové paměti 2 , popřípadě operační paměti 14 se objeví*na první vnitřní sběrnici £ a přes druhý vstup 91 přepínače 9. se přesune na vstup 1 10 čítače instrukcí 11, kam se uloží.

Přitom ukládání probíhá tak, že nejméně významný bit čítače instrukcí 11 se nastavuje na nulovou hodnotu. Při operaci skok do podprogramu nebo při přerušení se obsah čítače instrukcí 11 v podobě návratové adresy přesouvá přes vstup 90 přepínače J9 na druhou vnitřní sběrnici 10 a dále přes datový registr 1 5, první vstup 120 aritmetickologické sekce 12 a oddělovací jednotku 13 na datovou sběrnici

Odtud se zapíše do operační paměti 14 na buňku, která je adresována přes adresní vysílač 8^ obsahem ukazovátka zásobníku v adresním registru 7^. Operace rotace nebo aritmetický posuv probíhá tak, že operand uložený v buňce zápisníkové paměti 2 se přesune v prvním taktu řadiče do adresního registru 7_, který je upraven jako posuvný.

V dalším taktu se provede posuv bitů operandu o daný počet binárních míst a výsledný operand se přesune přes Čtvrtý vstup 93 přepínače 9. na druhou vnitřní sběrnici

10, přes blok konstant 16 na druhý vstup 121 aritmetickologické sekce 12 a dále přes oddělovací jednotku 13 na vstup 20 zápisníkové paměti 2^ kam se zapíše ovládacím signálem 22.

Možnost použití uvedeného zapojení je v procesorech malých počítačů nebo v mikroprocesorech.

VYNÁLEZU /9/,- jehož výstup /94/ je spojen s druhou vnitřní sběrnicí /10/.
2. Zapojení podle bodu 1, vyznačující se tím, že na první vnitřní sběrnici /1/ je dále zapojen druhý vstup /91/ a třetí vstup /92/ přepínače /9/, výstup /21/ zápisníkové paměti /2/_Λ výstup /31/ instrukčního registru /3/ a výstup /41/ datového přij ímače /4/.
3. Zapojení podle bodu 1, vyznačující se tím, že na druhou vnitřní sběrnici /10/ je dále zapojen vstup /110/ čítače instrukcí /11/, jehož výstup /111/ je spojen s prvním vstupem /90/ přepínače /9/, vstup /150/ datového registru /15/, jehož- výstup /151/ je spojen s prvním vstupem /120/ aritmetickoiogické sekce /12/ bloku konstant /16/, jehož je spojen s druhým vstupem logické sekce /12/.