CS204309B1 - Dvojčinný budič unipolárnich tranzistorových spínačů - Google Patents

Description

Vynález se týká zapojeni dvojčinného budiče unipolárnich tranzistorových spínačů, Vytvořeného jako rychlý převodník napětových úrovní řídicího logického signálu na napětové úrovně potřebné pro antisynchronní buzení dvou spínacích tranzistorů řízených polem.

Častou operací v analogově číslicových obvodech je antisynchronní řízeni.dvou analogových unipolárnich tranzistorových spínačů logickým signálem. Příkladem je řízení vzorkovacího zesilovače. lato operace se realizuje dvojčinným budičem fetových spínačů, který převádí napětové úrovně logického signálu, např. 0 V a +5 V na napětové úrovně potřebné pro buzení unipolárních tranzistorových spínačů, např. -15 V a +15 V.

Obvyklá zapojení dvojčinného budiče unipolárnich tranzistorových spínačů jsou poznamenána jistým kompromisem mezi obvodovou složitostí, klidovým příkonem a rychlosti. Tento kompromis znemožňuje dosažení optimálních poměrů v každém z uvedených tří ukazatelů současně.

V zapojeni dvojčinného budiče unipolárnich tranzistorových spínačů podle vynálezu se tento problém řeží úspornou obvodovou konstrukcí. Její podstata spočívá v kombinaci nízkopříkoůové stejnosměrné signálové cesty přes paralelní dopředný kondenzátor. Dodatečnou předností dvojčinného budiče unipolárnich tranzistorových spínačů podle vynálezu je potlačení vlivu kolísání napájecích napětí na zpoždění budiče a možnost nastavení prahového napětí řídicího logického signálu.

Předmětem zapojení podle vynálezu je dvojčinný budič unipolárnich tranzistorových spínačů, který má řídicí svorku, referenční svorku a první a druhou výstupní svorku a který je zapojen tak, že řídicí svorka je spojena s bází prvního tranzistoru, referenční svorka je spojena s bází druhého tranzistoru, kolektor prvního tranzistoru je spojen s bází třetího 204309 tranzistoru, kolektor druhého tranzistoru je spojen s bází čtvrtého tranzistoru, kolektor třetího tranzistoru je spojen β první výstupní svorkou a kolektor čtvrtého tranzistoru je spojen s druhou výstupní svorkou, charakterizovaný tím, že mezi emitor prvního tranzistoru a emitor druhého tranzistoru je zapojen lineární nebo nelineární elektrický dvojpól.

Příklad zapojení dvojčinného budiče unipolárních tranzistorových spínačů podle vynálezu znázorňuje výkres. Dvojčinný budič unipolárních tranzistorových spínačů, který má řídicí svorku 10, referenční svorku 20, první a druhou výstupní svorku 30 á 40 a první a druhou napájecí svorku 50 a <50,' je zapojen tak, že' řídicí svorka 10 je připojena k bázi prvního tranzie- ’ toru 2 typu pnp, jehož'emitor je připojen k prvnímu vývodu emitorového odporu £ a k anodě první diody JJ.. Referenční svorka 20 je připojena k bázi druhého tranzistoru 2 typu pnp, jehož emitor je připojen ke katodě druhé diody 1 2. Anoda této druhé diody 12 je připojena ke katodě první diody 11. Kolektor prvního tranzistoru 2 je připojen k prvnímu vývodu prvního kolektorového odporu 5_ a k bázi třetího tranzistoru 3 typu npn. Kolektor druhého tranzistoru 2 je připojen k prvnímu vývodu druhého kolektorového odporu a k bázi čtvrtého tranzistoru £ typu npn. Kolektor třetího tranzistoru 3 je připojen k prvnímu vývodu prvního pracovního odporu 7. a k první výstupní svorce 30. Kolektor čtvrtého tranzistoru £ je připojen k prvnímu vývodu druhého pracovního odporu £ a k druhé výstupní svorce 40, Druhé vývody emitorového odporu 2 a prvního a druhého pracovního odporu 7 a 8 jsou připojeny k první napájecí svorce 50.. Druhé vývody prvního a druhého kolektorového odporu 2 ^a 2 ^{a fiIQ}ito*y třetího a Čtvrtého tranzistoru 3 a 4 jsou připojeny k druhé napájecí svorce 60. Mezi řídicí svorku tO a bázi čtvrtého tranzistoru 4. dále zapojen dopředný kondenzáťor 2· činnost dvojčinného budiče unipolárních tranzistorových spínačů podle vynálezu v příkladném zapojení podle výkresu je následující.

S výjimkou přechodné oblasti pracuje budič v jednom ze dvou stavů podle velikosti řídicího logického napětí vzhledem k jistému prahovému napětí. Toto prahové napětí je přibližně rovno součtu napětí na první a druhé diodě 11 a 12 v propustném směru a při použití křemíkových diod má velikost asi 1,4 V.

Je-li řídicí logické napětí, připojené mezi řídicí svorku 10* a referenční svorku 20, menSí než prahové napětí, jsou druhý tranzistor 2 ^a čtvrtý tranzistor £ rozpojeny. Proud, který přitéká z první napájecí svorky 50 přes emitorový odpor 2* ^8e přenáší přes první tranzistor 1 a přes.první kolektorový odpor 5 do druhé napájecí svorky 60. Úbytkem na prvním kolektorovém odporu 2 ^se vybudí třetí tranzistor 2 sepnutého stavu. Napětí první výstupní svorky 30 se přibližuje k napětí druhé napájecí svorky 60 a liší se od něho jen následkem napětového úbytku na sepnutém třetím tranzistoru 3. Napětí druhé výstupní svorky 40 se přibližuje k napětí první napájecí svorky 50 a liší se od něho jen následkem napětového úbytku na druhém pracovním odporu 2» způsobeného případnou vnější zátěží druhé výstupní svorky 40.

Je-li řídící logické napětí větší než prahové napětí, jsou první tranzistor 2 ^a třetí tranzistor 2 rozpojeny. Proud, který přitéká z první napájecí svorky 50 přes emitorový odpor 9 a první a druhou diodu 2 ^a 2» ^se přenáší přes druhý tranzistor 2 ^a přes druhý kolektorový odpor 6 do druhé napájecí svorky 22· Úbytkem na druhém kolektorovém odporu 2 ⁸⁶ vybudí čtvrtý tranzistor 2 sepnutého stavu. Napětí druhé výstupní svorky 40 se přibližuje k napětí druhé* napájecí svorky 60 a liší se od něho jen následkem napětového úbytku na sepnutém Čtvrtém tranzistorů £. Napětí první výstupní svorky 30 se přibližuje k napětí první napájecí svorky 50 a liší se od něho jen následkem napětového úbytku na prvním pracovním odporu 2» způsobeného případnou vnějěí zátěží první výstupní svorky 30♦

Pfi změně řídicího logického napětí mezi oběma 'logickými úrovněmi přecházejí napětí první a druhé výstupní svorky 30 a 40 komplementárně mezi oběma napětími napájecích svorek 50, 60. Tyto přechody se uskutečňují se zpožděním, které je určeno zpožděním budicího stupně tvořeného prvním a druhým tranzistorem 2 ^ai ⁸ «požděním koncových stupňů tvořených třetím a čtvrtým tranzistorem 2 ^a Jt*

Podstatná část tohoto zpoždění je způsobena integrací kolektorového proudu prvního tranzistoru J, na zpětnovazební kapacitě mezi kolektorem a bází třetího tranzistoru 3, resp. integrací kolektorového proudu druhého tranzistoru J2 na zpětnovazební kapacitě mezi kolektorem a bází čtvrtého tranzistoru Jeden způsob zmenšení tohoto zpoždění spočívá ve zvětšeni 'proudu přitékajícího přes emitorový odpor 9* Nedostatkem tohoto způsobu je zvětšení příkonu budiče. Tímto nedostatkem netrpí druhý způsob, znázorněný rovněž na připojeném výkresu, který je použitelný pro zmenšení zpoždění budiče na druhé výstupní svorce 40. Tento druhý způsob spočívá v zapojení kondenzátoru 13 mezi řídicí svorku 10 a bázi Čtvrtého tranzistoru 4, který zprostředkuje vysokofrekvenční signálový obtok kolem nízkopřikonového budicího stupně s tranzistory £, 2_.

Dodatečnou předností dvojčinného budiče unipolárnich tranzistorových spínačů podle vynálezu je nezávislost jeho zpožděni na velikosti napájecího napětí připojeného ke druhé napájecí svorce 60. To je způsobeno přenosem řídicího signálu uvnitř budiče vé tvaru proudů protékajících kolektorovými přechody prvního a druhého tranzistoru j, a 2,

Ztotožní-li se potenciál referenční svorky 20 s potenciálem země, jak je naznačeno jejím uzemněním na výkresu, je prahová velikost řídicího logického signálu totožná s prahovou velikostí napětových úrovní tranzistorově tranzistorové logiky.

Připojením referenční svorky 20 k jinému vnějšímu napětovému zdroji je možné přizpůsobit dvojčinný budič unipolárnich tranzistorových spínačů podle vynálezu také pro jiné druhy logik. Referenční svorky 2ii je možné, použít také k hradlování budiče dalším logickým signálem.

Z popisu dvojčinného budiče fetových spínačů podle vynálezu v příkladném zapojení a z popisu jeho činnosti je zřejmé, že přednosti budiče zůstanou zachovány i při zapojení sériového odporu mezi bázi prvního tranzistorů _£ a řídicí svorku 10, resp. mezi bázi druhého tranzistoru 2 a referenční svorku 20, jehož účelem je potlačení případných vysokofrekvenčních oscilací budicího stupně s tranzistory a £.

Podstata a přednosti dvojčinného budiče unipolárnich tranzistorových spínačů podle vynálezu zůstanou zachovány i po záměně všech tranzistorů 1 až 4 za komplementární typy a po obráceni obou diod 2..

Podstata a přednosti dvojčinného budiče unipolárnich tranzistorových spínačů podle vynálezu zůstanou zachovány také po náhradě emitorového odporu 9. zdrojem proudu a po náhradě obou diod 1 1, 12 jiným lineárním nebo nelineárním dvojpolem 21 , např. odporem nebo Zenerovou diodou.

Ze všeho dosud uvedeného je nakonec zřejmé, že dvojčinný budič unipolárnich tranzistorových spínačů podle vynálezu je zejména vhodný pro konstrukci rychlých a přesných vzorkovacích

- zesilovačů.

Claims (1)

1. PŘEDMĚT VYNALEZU

   Dvojčinný budič unipolárnich tranzistorových spínačů, který má řídicí svorku, referenční svorku a první a druhou výstupní svorku, jehož řídicí svorka je spojena s bází prvního tranzistoru, referenční svorka je spojena s bází druhého tranzistoru, kolektor prvního tranzistoru je spojen s bází třetího tranzistoru, kolektor druhého tranzistoru je spojen s bází čtvrtého tranzistoru, kolektor třetího tranzistoru je spojen s první výstupní svorkou a kolektor čtvrtého tranzistoru je spojen s druhou výstupní svorkou, vyznačený tím, že mezi emitor prvního tranzistoru /1/ a emitor druhého tranzistoru /2/ je zapojen elektrický dvojpol /21/ a mezi řídicí svorku /10/ a bázi čtvrtého tranzistoru /4/ je zapojen kondenzátor /13/. /