CS204196B1 - Tvarovaci obvod s definovanou hysterezí - Google Patents

Tvarovaci obvod s definovanou hysterezí Download PDF

Info

Publication number
CS204196B1
CS204196B1 CS130778A CS130778A CS204196B1 CS 204196 B1 CS204196 B1 CS 204196B1 CS 130778 A CS130778 A CS 130778A CS 130778 A CS130778 A CS 130778A CS 204196 B1 CS204196 B1 CS 204196B1
Authority
CS
Czechoslovakia
Prior art keywords
transistor
npn
resistor
voltage
collector
Prior art date
Application number
CS130778A
Other languages
English (en)
Inventor
Jiri Stefl
Original Assignee
Jiri Stefl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiri Stefl filed Critical Jiri Stefl
Priority to CS130778A priority Critical patent/CS204196B1/cs
Publication of CS204196B1 publication Critical patent/CS204196B1/cs

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)

Description

Vynález se týká tvarovaciho obvodu s definovanou hysterezí, vhodného pro pulsní regulační obvody nebo jako tvarovač vstupních signálů pro integrované obvody TTL.
V pulsních regulačních obvodech je nutné rozlišovat dvě diskrétní napěťové úrovně, odpovídající maximální a minimální hodnotě regulované veličiny. Pro uvedený účel jsou v případech, kdy je požadována menší přesnost rozlišení, používány klasické Schmittovy klopné obvody, v případech větší požadované přesnosti jsou používána zapojení s operačními zesilovači. Nevýhodou Schmittových klopných obvodů je závislost překlápěcích úrovní na napájecím napětí a tolerancích součástí. Zapojení s operačními zesilovači vyžadují složité napájení a jsou pomalá. Jsou-li uvedená zapojení použita jako tvarovače signálů pro logické integrované obvody TTL, vznikají problémy s převodem úrovní výstupních signálů tvarovačů na úrovně vhodné pro integrované obvody TTL.
Uvedené nevýhody odstraňuje zapojení tvarovaciho obvodu s definovanou hysterezí podle vynálezu, jehož podstata spočívá v tom, že emitor prvního tranzistoru typu NPN je spojen s bází pátého tranzistoru typu NPN v zapojení s uzemněným emitorem a s kolektorem čtvrtého tranzistoru typu
NPN v zapojení s uzemněným emitorem, přičemž kolektor čtvrtého tranzistoru typu NPN je připojen přes šestý odpor na zdroj napájecího napětí, na nějž je současně připojen pátý odpor, spojený druhým koncem s bází čtvrtého tranzistoru typu NPN a s kolektorem třetího tranzistoru typu NPN v zapojení s uzemněným emitorem, jehož báze je přes čtvrtý odpor spojena se zemí, přičemž báze třetího tranzistoru je též spojena s emitorem druhého tranzistoru typu NPN, jehož kolektor je pres třetí odpor spojen se zdrojem napájecího napětí, na nějž je též připojen druhý odpor, spojený druhým koncem s bází druhého tranzistoru typu NPN a s kolektorem prvního tranzistoru typu NPN, jehož báze je přes první odpor spojena se vstupem obvodu, přičemž výstup obvodu je tvořen kolektorem pátého tranzistoru typu NPN, připojeným přes sedmý odpor na zdroj napájecího napětí.
Výhodou popisovaného obvodu je definovaná úroveň spínacího napětí, definovaná velikost hystereze spínání, nezávislost úrovně spínacího napětí a hystereze na napájecím napětí. Zapojení má krátké spínací časy, výstup lze přímo navázat na integrované obvody TTL. Popisovaný obvod potřebuje pouze jedno napájecí napětí, které se může měnit ve velkém rozsahu bez vlivu na funkci obvodu.
3 '
Zapojení tvarovacího obvodu s definovanou hysterezí, převodní charakteristika obvodu a příklad použití jsou uvedeny na následujících obrázcích, kde znamená obr. 1 — základní zapojení tvarovacího obvodu, obr. 2 — charakteristiku tvarovacího obvodu, obr. 3 — příklad použití tvarovacího obvodu
Základní zapojení tvarovacího obvodu s definovanou hysterezí je uvedeno na obr. 1 a je popsáno dále.
Vstupní signál je ze vstupu I obvodu přiváděn přes první odpor Rl na bázi prvního tranzistoru TI typu NPN, jehož emitor je spojen s bází pátého tranzistoru T5 typu NPN v zapojení s uzemněným emitorem. Kolektor prvního tranzistoru TI typu NPN je spojen s bází druhého tranzistoru T2 typu NPN a současně je přes druhý odpor R2 připojen na zdroj napájecího napětí +UB. Kolektor druhého tranzistoru T2 typu NPN je přes třetí odpor R3 připojen na zdroj napájecího napětí -|-UB.
Emitor druhého tranzistoru T2 typu NPN je přes čtvrtý odpor R4 spojen se zemí a současně je spojen s bází třetího tranzistoru T3 typu NPN v zapojení s uzemněným emitorem. Kolektor třetího tranzistoru T3 typu NPN je přes pátý odpor R5 připojen na zdroj napájecího napětí -J-UB a je současně spojen s bází čtvrtého tranzistoru T4 typu NPN v zapojení s uzemněným emitorem. Kolektor čtvrtého tranzistoru T4 typu NPN je přes šestý odpor R6 připojen na zdroj napájecího napětí -J-UB a současně je spojen s bází pátého tranzistoru T5 typu NPN v zapojení s uzemněným emitorem, jehož kolektor, připojený přes sedmý odpor R7 na zdroj napájecího napětí -f-UB tvoří výstup O tvarovacího otvoru s definovanou hysterezí.
Funkce tvarovacího obvodu podle obr. 1 je popsána dále a je znázorněna pomocí převodní charakteristiky, uvedené na obr. 2.
Je-li na vstupu I tvarovacího obvodu vstupní napětí Uj nulové, pak první tranzistor TI typu NPN je uzavřen a proudem tekoucím přes druhý odpor R2 ze zdroje napájecího napětí -J-UB je vybuzen druhý tranzistor T2 typu NPN. Kolektorový proud druhého tranzistoru T2 je omezen třetím odporem R3. Emitorový proud druhého tranzistoru T2 se dělí mezi čtvrtý odpor R4 a bázi třetího tranzistoru T3 typu NPN. Proudem tekoucím do báze je třetí tranzistor T3 vybuzen do saturace a přebírá všechen proud tekoucí ze zdroje napájecího napětí -J-UB přes pátý odpor R5. Čtvrtý tranzistor T4 typu NPN je tedy uzavřen a proud tekoucí šestým odporem R6 ze zdroje napájecího napětí -J-UB budí do saturace pátý tranzistor T5 typu NPN.
Na výstupu O tvarovacího obvodu je tedy výstup Uo blízké nule. Napětí báze—emitoi pátého tranzistoru T5 je současně předpětím pro emitor prvního tranzistoru TI. Vzrůstá-li napětí Ui na vstupu I popisovaného obvodu, pak výstupní napětí Uo se nemění až do okamžiku, v němž dosáhne vstupní napětí Ui hodnoty dané součtem napětí báze—emitor pátého tranzistoru T5 a napětí báze—emitor prvního tranzistoru TI, odpovídajícího počátku otevírání prvního tranzistoru TI. Tento okamžik je na obr. 2, znázorňujícím převodní charakteristiku tvarovacího obvodu s definovanou hysterezí, označen jako horní úroveň klopení 2UD.. Při překročení napětí 2UD se první tranzistor TI typu NPN otevírá, proto klesá jeho kolektorové napětí, čímž klesá i emitorový proud druhého tranzistoru T2.
Proto klesá i budicí proud báze třetího tranzistoru T3, kerý se uzavírá. Proudem tekoucím pátým odporem R5 se budí čtvrtý tranzistor T4 typu NPN, čímž klesá kolektorové napětí čtvrtého tranzistoru T4 a současně předpětí emitoru prvního tranzistoru TI. Pokles předpětí urychluje otevírání prvního tranzistoru TI a takto uzavřená kladná zpětná vazba urychluje překlopení tvarovacího obvodu do druhého stabilního stavu, v němž je první tranzistor TI vybuzen do saturace, druhý tranzistor T2 a třetí tranzistor T3 jsou uzavřeny, takže čtvrtý tranzistor T4 je vybuzen do saturace proudem tekoucím pátým odporem R5 ze zdroje napájecího napětí -J-UB. Pátý tranzistor T5 není vybuzen a na výstupu O tvarovacího obvodu má výstupní napětí Uo hodnotu blízkou hodnotě napětí napájecího zdroje -J-UB, nezávisle na dalším zvyšování vstupního napětí Úp
Předpětí emitoru prvního tranzistoru TI je dáno malým saturačním napětím čtvrtého tranzistoru T4. Jestliže začne vstupní napětí Ui na vstupu I tvarovacího obvodu klesat, pak první tranzistor TI zůstává otevřen, pokud vstupní napětí LL neklesne pod hodnotu danou součtem napětí báze—emitor prvního tranzistoru TI a saturačního kolektorového napětí čtvrtého tranzistoru T4. V tomto okamžiku se začíná první tranzistor TI uzavírat, vzrůstá jeho kolektorové napětí, čímž vzrůstá emitorový proud druhého tranzistoru T2 a tím i proud báze třetího tranzistoru T3, který se otevírá. Následkem toho klesá kolektorové napětí třetího tranzistoru T3, čímž se uzavírá čtvrtý tranzistor T4. Kolektorové napětí čtvrtého tranzistoru T4 roste, čímž vzrůstá též předpětí emitoru prvního tranzistoru TI, přičemž následkem takto vzniklé kladné zpětné vazby se dále urychluje uzavírání prvního tranzistoru TI a přechod celého obvodu do počátečního stavu. Současně se otevírá pátý tranzistor T5 a napětí na výstupu O tvarovacího obvodu klesá na hodnotu saturačního kolektorového napětí pátého tranzistoru T5.
Okamžik překlápění je na převodní charakteristice tvarovacího obvodu, uvedené na
2G41S6 obr. 2, označen jako dolní úroveň klopení UD. Z popisu činnosti obvodu vyplývá, že hystereze tvarovacího obvodu přibližně odpovídá napětí báze—emitor v propustném směru u použitých tranzistorů. Pro překlopení tvarovacího obvodu do stavu, kdy na výstupu O je napětí blízké napětí napájecího zdroje +UB, je na vstup I nutno přivést napětí přibližně dvojnásobné oproti hysterezi popisovaného tvarovacího obvodu.
Příklad použití tvarovacího obvodu s definovanou hysterezi v obvodu pro stabilizaci proudu v zátěži indukčního charakteru je znázorněn na obr. 3. Popis zapojení a jeho funkce jsou uvedeny dále.
Indukěnost L s paralelní první diodou Dl je na straně katody první diody Dl spojena přes řízený výkonový spínač 3 s kladným pólem zdroje napájecího napětí +U. Na straně anody první diody Dl je indukěnost L spojena přes obvod snímání proudu 1 se zemí. Výstup 5 obvodu snímání proudu 1 je spojen s anodou druhé diody D2, jejíž katoda je spojena se vstupem I tvarovacího obvodu s definovanou hysterezi 2 a současně je přes paralelní kombinaci odporu Rll a kondenzátoru Cl spojena se zemí. Tvarovací obvod s definovanou hysterezi je napájen z pomocného napájecího zdroje +UB. Výstup O tvarovacího obvodu s definovanou hysterezi 2 je spojen s řídicím vstupem 4 řízeného výkonového spínače 3.
Obvod snímání proudu 1 vytváří na svém výstupu 5 napětí úměrné proudu, který protéká indukčnosti L. Je-li proud tekoucí indukčností L nulový, je na výstupu 5 obvodu snímání proudu 1 nulové napětí, takže i na výstupu O tvarovacího obvodu s definovanou hysterezi 2 je nízká úroveň. Tomuto stavu přivedenému na řídicí vstup 4 odpovídá sepnutý stav řízeného výkonového spínače 3. Na indukěnost L je přivedeno plné napájecí napětí +U a proud v Indukčnosti L lineárně vzrůstá. Současně vzrůstá napětí na výstupu 5 obvodu snímání proudu 1, nabíjející kondenzátor Cl.
Dosáhne-li napětí na kondenzátoru Cl hodnoty odpovídající horní úrovni klopení tvarovacího obvodu 2 a tedy proud v indukčnosti L odpovídá zvolené maximální hodnotě, překlopí se tvarovací obvod 2 a jeho výstup O přejde do stavu vysoké úrovně výstupního napětí. Tím dojde k rozepnutí řízeného výkonového spínače 3 a proud tekoucí indukčnosti L se začne uzavírat přes první diodu Dl, která slouží jako rekuperační dioda. Protože činné odpory v proudovém okruhu jsou malé, je pokles proudu v indukčnosti L pomalý. Napětí na výstupu 5 obvodu snímání proudu 1 klesne na nulu, ale tato změna se přes závěrně polarizovanou druhou diodu D2 nepřenese na paralelní kombinaci odporu Rll a kondenzátoru Cl.
Napětí na kondenzátoru Cl klesá vlivem vybíjení kondenzátoru Cl přes odpor Rll, pokud nedosáhne hodnoty dolní úrovně klopení tvarovacího obvodu s definovanou hysterezi 2. Tvarovací obvod 2 se překlopí do stavu s nízkou výstupní hladinou na výstupu O, tím se sepne řízený výkonový spínač 3 a proud do indukčnosti L začne opět vzrůstat. Doba rozepnutí řízeného výkonového spínače 3 je dána pouze časovou konstantou paralelní kombinace kondenzátoru Cl a odporu Rll a protože nárůst proudu v indukčnosti L je rychlejší než pokles proudu, určuje časová konstanta paralelní kombinace kondenzátoru Cl a odporu Rll v podstatě i opakovači peří Jdu popisovaného děje. Výše popsaným dějem je dosažena stabilizace proudu, který protéká indukčnosti L, při velké energetické účinnosti celého zapojení.

Claims (1)

  1. PREDMET
    Tvarovací obvod s definovanou hysterezi, vyznačující se tím, že emitor prvního tranzistoru (TI) typu NPN je spojen s bází pátého tranzistoru (T5) typu NPN v zapojení s uzemněným emitorem a s kolektorem čtvrtého tranzistoru (T4) typu NPN v zapojení s uzemněným emitorem, přičemž kolektor čtvrtého tranzistoru (T4) typu NPN je připojen přes šestý odpor (R6) na zdroj napájecího napětí (-J-UB), na nějž je současně připojen pátý odpor (R5) spojený druhým koncem s bází čtvrtého tranzistoru (T4) typu NPN a s kolektorem třetího tranzistoru (T3) typu NPN v zapojení s uzemněným emitorem, jehož báze je přes čtvrtý odpor (R4)
    VYNALEZU spojena se zemí, přičemž báze třetího tranzistoru (T3) je též spojena s emitorem druhého tranzistoru (T2) typu NPN, jehož kolektor je přes třetí odpor (R3) spojen se zdrojem napájecího napětí (+UB), na nějž je též připojen druhý odpor (R2), spojený druhým koncem s bází druhého tranzistoru (T2) typu NPN a s kolektorem prvního tranzistoru (TI) typu NPN, jehož báze je přes první odpor (Rl) spojena se vstupem obvodu (I), přičemž výstup obvodu (O) je tvořen kolektorem pátého tranzistoru (T5) typu NPN, připojeným přes sedmý odpor (R7) na zdroj napájecího napětí (-J-UB).
CS130778A 1978-03-01 1978-03-01 Tvarovaci obvod s definovanou hysterezí CS204196B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS130778A CS204196B1 (cs) 1978-03-01 1978-03-01 Tvarovaci obvod s definovanou hysterezí

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS130778A CS204196B1 (cs) 1978-03-01 1978-03-01 Tvarovaci obvod s definovanou hysterezí

Publications (1)

Publication Number Publication Date
CS204196B1 true CS204196B1 (cs) 1981-03-31

Family

ID=5347126

Family Applications (1)

Application Number Title Priority Date Filing Date
CS130778A CS204196B1 (cs) 1978-03-01 1978-03-01 Tvarovaci obvod s definovanou hysterezí

Country Status (1)

Country Link
CS (1) CS204196B1 (cs)

Similar Documents

Publication Publication Date Title
EP0310383B1 (en) Drive circuit device for inductive load
SG89790G (en) Self-oscillating power-supply circuit
US4004158A (en) Keyed comparator
US4345164A (en) Transistor switch with two control inputs
US4720762A (en) Current drive circuit
US5430366A (en) Active free-running element
US4717839A (en) Transistor comparator circuit having split collector feedback hysteresis
CS204196B1 (cs) Tvarovaci obvod s definovanou hysterezí
US4908755A (en) Method and circuit for limiting the output current of a flyback converter
CN113871252B (zh) 一种继电器驱动电路
US5287014A (en) Hysteresis circuit
US2892100A (en) Power transistor switching circuits
US4259599A (en) Complementary transistor switching circuit
US3562549A (en) Semiconductor logic circuit
CA1299240C (en) Half current switch with feedback
US4754389A (en) Voltage regulating circuitry for a DC to DC converter
JP2642408B2 (ja) 分周回路装置
JPH0622325B2 (ja) レベル変換回路
JP2548342B2 (ja) オートストロボ装置
JP2854010B2 (ja) 半導体スイッチ回路
KR920000386B1 (ko) 저전압 록 아우트 회로
KR940002612Y1 (ko) 로우레벨 pwm 인버터회로
KR940001198Y1 (ko) 소형 정전압 파우어회로
JPS645984Y2 (cs)
JPH063451Y2 (ja) 電流供給回路