CS201966B1 - Method of designing the masks of the integrated circuits - Google Patents
Method of designing the masks of the integrated circuits Download PDFInfo
- Publication number
- CS201966B1 CS201966B1 CS872678A CS872678A CS201966B1 CS 201966 B1 CS201966 B1 CS 201966B1 CS 872678 A CS872678 A CS 872678A CS 872678 A CS872678 A CS 872678A CS 201966 B1 CS201966 B1 CS 201966B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- symbols
- masks
- geometric
- symbol
- integrated circuit
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 7
- 238000010586 diagram Methods 0.000 claims description 2
- 239000011159 matrix material Substances 0.000 description 14
- 230000002452 interceptive effect Effects 0.000 description 10
- 230000006870 function Effects 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 7
- 239000011888 foil Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 210000000056 organ Anatomy 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
!& ČESKOSLOVENSKÁ SOCIALISTICKÁ POPIS VYNALEZU R E P U B L 1 K A ( 19 ) K AUTORSKÉMU OSVEDČENIU — (22) Přihlášené 21 12 78(21) (PV 8726-78) (40) Zverejnené 31 03 80 201966 (11) (Bl) (51) Int. Cl.3 H 01 L 21/308
ÚŘAD PRO VYNÁLEZY
A OBJEVY (45) Vydané 15 10 82 (75)
Autor vynálezu PLEŠKO IGOR ing., PIEŠŤANY (54) Sposob navrhovania masiek integrovaných obvodov
Vynález sa týká návrhu masiek integrova-ných obvodov pomocou symbolov, pričomrieši plošnú optimálnosť geometrickej repre-zentácie symbolov. Návrh masiek integrovaných obvodov sav súčasnosti realizuje nasledovnými spósob-mi. Pri návrhu masiek bez použitia výpočto-vé] techniky sa vychádza z morfologie masiekintegrovaných obvodov nakreslenej na mriež-kovom papieri. Jednotlivé masky sú farebnealebo ináč odlišené. Z mriežkového papiera savy čítává jú súradnice vrcholov jednotlivýchobrazcov a zapisuj ú do formulára. Podlá úda-jov vo formuláři sú masky integrovaného ob-vodu ryté do dvojvrstvovej fólie na ručněovládanom rycom zariadení. Pri návrhu in-teraktívnym grafickým systémom je automa-tizovaný proces vyčítavania súradníc. Vytvá-ranie morfologie zlahčuje možnost natáčania,zrkadlenia a rozmiestňovania grafických mo-tívov. Morfológia navrhovaného obvodu samóže zobrazit na zobrazovacej jednotke alebovykreslit na automatickom kresliacom zaria-dení a vizuálně překontrolovat. Zistené chy-by sú opravované za pomoci interaktívnejgrafiky systému. Niektoré grafické systémysú schopné kontrolovat dodržanie návrhář-ských pravidiel. Z opravenej morfologie jegenerovaná riadiaca páska (magnetická alebo dierna) pre generátor obrazcov, alebo sú mas-ky ryté do dvojvrstvovej fólie automatickýmrycím zariadením. Pri návrhu masiek pomo-cou symbolov je navrhovaný integrovaný ob-vod kódovaný z elektrickej schémy pomocouzvolenej množiny symbolov, z ktorej každýsymbol reprezentuje logíckú, elektrickú ageometrickú funkciu definovanej plošky či-pu do matice symbolov. Výpočtovou techni-kou je zabezpečený převod z dvojrozměrně]matice symboloý do trojrozmernej štruktúryintegrovaného obvodu a automatické genero-vanie masiek. Symbolom je 1’ubovol’ný alfa-numerický alebo zvláštny znak. Z elektrické-ho hfadiska móže symbol reprezentovat jed-notkový tranzistor, kondenzátor, difúziu, hli-níkový spoj, kontakt apod. Požadovaná šířkaa dlžka kanálu tranzistora je dosahovaná zlu-čovaním potřebného počtu jednotkovýchtranzistorov. Množina symbolov je volenátak, aby ňou bolo možné jednoznačné a názor-né zakódovat elektrickú schému do maticesymbolov. Každý symbol okrem elektrickeja logickej funkcie reprezentuje aj geometric-kú funkciu. Geometrická reprezentácia mno-žiny symbolov je vyjádřená pravoúhlýmiplošnými obrazcami v jednotlivých maskácha spina návrhářské pravidla platné pre danútechnológiu. Poloha symbolu v matici sym- 201966 bolov proporcionálně zodpovedá umiestneniugeometrické,i reprezentácie symbolu na mas-kách integrovaného obvodu. Vzdialenosť stře-dov geometrickej reprezentácie dvoch sused-ných symbolov je daná vefkosťou rastra a bý-vá z intervalu dva až 15 μΐη. KIúčovým prob-lémem pri návrhu pomocou symbolov je sta-novenie geometrickej reprezentácie symbolova velkosti rastra. Hlavným kritériom kvalitystanovenia geometrickej reprezentácie jeplošná optimálnosť a velkost rastra. Od vel-kosti rastra kvadraticky závisí počet symbo-lov vkládaných do matice symbolov pri kódo-vaní elektrickej schémy. Pri volbě maléhorastra je počet symbolov příliš velký, kódo-vanie je pracné, rozměry matice symbolov súvelké, čo má nepriaznivý vplyv na prehlad-nosť,. pružnost a rýchlosť spracovania navr-hovaného integrovaného obvodu. Na druhéjstraně, čím je raster váčšx, tým je ťažšie nájsť,plošné optimálnu geometrická reprezentáciuvyhovujúcu návrhářským pravidlám. V praxisa hladá kompromisně riešenie. Rýchlosť ná-vrhu a výroby masiek pomocou symbolov jev porovnaní s interaktívnymi grafickými sys-témami vyššia o 30 až 50 %. Dalšia přednosttohto spósobu návrhu spočívá v tom, že ná-vrhář pri kódovaní elektrickej schémy do ma-tice symbolov nemusí dbát na dodržiavanienávrhářských pravidiel, lebo sú už obsiahnu-té v definícii symbolov, a preto móže věnovatváčšiu pozornost hladaniu plošné optimálne-ho tvaru a rozmiestnenia jednotlivých funkč-ných celkov integrovaného obvodu. Maticasymbolov je vhodná pre vstup do programovlogickej a elektrickej analýzy, čím je možnédosiahnuť vyšší stupeň automatizácie návr-hářského procesu. Niektorí popřední návrhá-ři používajxx symboly pri hladaní plošné opti-málneho tvaru opakujúcich sa logických častínavrhovaného obvodu. Plošné optimálnu ver-ziu vyjádřená symbolmi ručně prekreslia domorfologie a ďalej spracovávajú interaktív-nym grafickým systémom. Návrh masiek bezpoužitia výpočtovej techniky je možný lenpri malej a strednej integrácii. Interaktívnygrafický systém vyžaduje ťažko dostupné acenove náročné grafické periférie, ako napr.pamáťovú grafická zobrazovaciu jednotku,grafická tabulku s perom, alebo grafická zo-brazovaciu jednotku so světelným perom.Návrh integrovaných obvodov je pomalší akopri použití symbolov. Pri kreslení morfologietřeba dodržiavať návrhářské pravidlá. Hlada-nie plošné optimálnych tvarov je ťažkopád-ne. Obsluha interaktívneho grafického systé-mu je náročná. Z hladiska pracovněj hygienytáto práca velmi vyčerpává zrakové orgány.Súčasný návrh masiek pomocou symbolov privyužití výpočtovej techniky vyžaduje velkýpočítač pre převod dvoj dimenzionálně j mati-ce symbolov do troj dimenzionálně j štruktúrymasiek. Napriek tomu je plošná optimálnosťnavrhnutých integrovaných obvodov horšiaako pri návrhu interaktívnym grafickým sys-témom. Z toho dóvodu sa táto metoda použí-vá predovšetkým pri rýchlom návrhu zákaz-nických obvodov. Použitie symbolov na Ma- dame optirnálneho tvaru čiastočne rieši.ťaž-kopádnosť interaktívneho grafického systé-mu, ale neodstraňuje ručné kreslenie morfo-logie.
Nevýhody tohoto stavu odstraňuje spósobvýroby masiek podlá vynálezu, ktorého pod-stata spočívá v tom, že geometrická reprezen-tácia symbolu je deformovaná v závislosti napolohe a druhu okolitých geometrických re-prezentantov symbolov.
Zavedenie deformácie geometrického re-prezentanta symbolu zvyšuje plošná optimál-nosť integrovaného obvodu navrhovaného po-mocou symbolov, lebo vyjadrenie geometric-kej funkcie je všeobecnejšie ako pri doteraj-šom spósobe a umožňuje nájsť plošné opti-málnejšiu geometrická reprezentáciu množi-ny symbolov. Navrhovanie integrovaných ob-vodov pomocou symbolov je výhodné prenávrh zákaznických obvodov priamo u zákaz-níkov externými návrhármi, ktorí nemusiamať komplexně znalosti o návrhářských pra-vidlách a technologii výroby. Ak sa na pře-vod matice symbolov do trojdimenzionálnejštruktúry masiek použije výpočtová techni-ka, tak sa dosiahne vysoká plošná optimálnosťaj pri použití malého počítaoa, lebo na pře-vod sa dá vytvoriť rýchly a jednoduchý algo-ritmus, nevyžadujúci velká kapacitu operač-nej památe. Táto vlastnost’ umožňuje vytvo-renie automatického zariadenia pre návrh in-tegrovaných obvodov pomocou symbolov,pričom plošná optimálnosť by bola zrovnatel’-ná s interaktívnymi grafickými systémami.Vytvorenie hybridného graficko-symbolické-ho interaktívneho systému na malom počítačiby zdražovalo výhody oboch spósobov.
Pri návrhu masiek podlá vynálezu postu-puje nasledovným spósobom, Pre určitá tech-nológiu výroby integrovaných obvodov jezvolená názorná množina symbolov potřeb-ných na jednoznačné zakódovanie 1’ubovol’nejelektrickej schémy integrovaného obvodu domatice symbolov. Geometrická reprezentáciajednotlivých symbolov je zvolená tak, že za-hrnuje deformáciu v závislosti na polohe adruhu okolitých geometrických reprezentan-tův symbolov, a přitom splňa návrhářské pra-vidlá a je v maximálnej miere plošné opti-málna aj pri vel’kom rastri. Elektrická sché-ma je kódovaná pomocou zvolenej množinysymbolov do matice symbolov tak, že vyjad-řuje jeho logická a elektrická funkciu. Maxi-málna pozornosť je věnovaná plošnej optima-lizácii tvaru a rozmiestnenia jednotlivýchfunkčných celkov. Navrhnutá matica je pre-transformovaná do geometrického tvaru jed-notlivých masiek podlá zvolených geometric-kých funkcií množiny symbolov.
Na priloženom výkrese je na obr. 1 znázor-něný příklad geometrických repřezentantovsymbolov A 1, B 2, C 3 a na obr. 2 příklad vy-konania deformácie podmatice C 4, A 5, B 6.
Zvoleňá je názorná množina symbolov A, B, C a jej logická, elektrická a geometrická funkcia pre daná technológiu výroby integro- vaných obvodov. Základné tvary geometric- kých reprezentantov symbolov v danej maske
Claims (3)
- integrovaného obvodu sú A 1 (obr. 1), B
- 2, C
- 3. Elektrická schéma navrhovaného integro-vaného obvodu je zakódovaná v matici sym-bolov. Je vykonaná deformácia geometric-kých reprezentantov v závislosti na polohe a druhu okolitých geometrických reprezen-tantov súboru. Zvolená podmatica CAB ma-tice symbolov vyjadřuje okrem elektrickej alogickej funkcie aj geometrická funkciu C 4(obr. 2), A 5, B 6 časti integrovaného obvodu. PREDMET VYNÁLEZU Spósob navrhovania masiek integrovanýchobvodov z elektrickej schémy integrovanýchobvodov zakódovanej v symboloch, vyznaču-júci sa tým, že geometrická reprezentácia v maskách integrovaného obvodu je deformo-vaná v závislosti na polohe a druhu okolitýchgeometrických reprezentantov symbolov. '2 výkresy
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS872678A CS201966B1 (en) | 1978-12-21 | 1978-12-21 | Method of designing the masks of the integrated circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS872678A CS201966B1 (en) | 1978-12-21 | 1978-12-21 | Method of designing the masks of the integrated circuits |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS201966B1 true CS201966B1 (en) | 1980-12-31 |
Family
ID=5438232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS872678A CS201966B1 (en) | 1978-12-21 | 1978-12-21 | Method of designing the masks of the integrated circuits |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS201966B1 (cs) |
-
1978
- 1978-12-21 CS CS872678A patent/CS201966B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5563991A (en) | Using an image showing a perimeter relationship representation to obtain data indicating a relationship among distinctions | |
| US5392130A (en) | Analyzing an image showing a row/column representation | |
| US5553224A (en) | Method for dynamically maintaining multiple structural interpretations in graphics system | |
| US3930237A (en) | Method for automating the production of engineering documentation utilizing an integrated digital data base representation of the documentation | |
| EP0538715A2 (en) | Graphics processing system | |
| CN111538700A (zh) | 一种cad文件发布成电子地图方法 | |
| CS201966B1 (en) | Method of designing the masks of the integrated circuits | |
| Infante et al. | An interactive graphics system for the design of integrated circuits | |
| JP2001202396A (ja) | プリント基板cadの3次元表示方法およびその装置 | |
| US6608691B1 (en) | Generation of exposure data having hierarchical structure | |
| JP2615091B2 (ja) | 回路ブロックパターン入力装置 | |
| JP2851852B2 (ja) | 情報処理装置 | |
| JPS6193695A (ja) | 格子状配線パタ−ン作成方法 | |
| CN118395586A (zh) | 一种基于catia的船体结构二维图样的导出处理方法及装置 | |
| JPH0538959Y2 (cs) | ||
| JPS61107467A (ja) | 文字・図形編集装置の枠空け指定方式 | |
| Straub | A comparison of and future trends in personal computer-based computer-aided design and drafting software | |
| JPS60256873A (ja) | 図形情報入力装置 | |
| CN2146016Y (zh) | 绘图专用曝光孔头 | |
| JPS60198630A (ja) | 電子回路設計方式 | |
| JPH0528434B2 (cs) | ||
| JPS6125241A (ja) | 図形作成端末装置の表示・作図方法 | |
| JPS60189086A (ja) | 図面情報入力装置 | |
| JPH0519824B2 (cs) | ||
| TWI450204B (zh) | 文字最小外輪廓的生成系統及方法 |