CS201468B1 - Surface treatment of silicon substrate - Google Patents

Surface treatment of silicon substrate Download PDF

Info

Publication number
CS201468B1
CS201468B1 CS179079A CS179079A CS201468B1 CS 201468 B1 CS201468 B1 CS 201468B1 CS 179079 A CS179079 A CS 179079A CS 179079 A CS179079 A CS 179079A CS 201468 B1 CS201468 B1 CS 201468B1
Authority
CS
Czechoslovakia
Prior art keywords
tantalum
layer
tantalum pentoxide
mask
beta
Prior art date
Application number
CS179079A
Other languages
Czech (cs)
Inventor
Vojtech Hermansky
Josef Potocek
Original Assignee
Vojtech Hermansky
Josef Potocek
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vojtech Hermansky, Josef Potocek filed Critical Vojtech Hermansky
Priority to CS179079A priority Critical patent/CS201468B1/en
Publication of CS201468B1 publication Critical patent/CS201468B1/en

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Description

/ Vynález se týká způsobu úpravy povrchu křemíkového substrátu při výrobě vkládacích odporových a kondenzátorových vsazovacích prvků a sítí tantalovou technologií, určených pro montáž do hybridních integrovaných obvodů, .The present invention relates to a method of treating a silicon substrate surface in the manufacture of insertion resistive and capacitor inserts and tantalum networks for mounting in hybrid integrated circuits.

V současné době hybridní integrované obvody še sítí jak. tenkých, tak i tlustých vrstev Využívají s výhodou vkládacích součástek, 'které technicky i ekonomicky výhodným způsobem umožňují s vrstvovou sítí realizovat potřebné obvodové funkce. Rezístory i kondenzátory vkládacích součástek lze realizovat různými technologiemi a materiály. V případě tanta.lové technologie lze vytvářet technicky slučitelným a výhodným způsobem jak rezistory, tak kondenzátory využitím obdobných materiálů a pracovních kroků. Prvky vytvořené tímto způsobem mají výhodné elektrické vlastnosti, rozsah jmenovitých hodnot odporu nebo kapacity, teplotní součinitel odporu nebo kapacity, trvanlivost a podobně, a jsou značně odolné proti působení vnějšího prostředí. Tato· odolnost souvisí s vysokou stálostí vrstev na bázi tantalu, s jejich rezistencí k působení plynů, kapalin i k mechanickému poškození. Z tohoto důvodu je nutno> při fotolitigrafickém zpracování vrstvové struktury, užívat agresivních leptacích roztoků, například směsi’ kyseliny fluorovodíkové a' dusičné, které napadají,? ostatní materiály a také povrch podložek, ha kterých je struktura vytvářena. U hybridních obvodů še tento problém řeší použitím separační vrstvy z kysličníku tantaličného, „která., se, vytvoří termickou oxidací beta tantalu naneseného po celém lícním povrchů podložky; U' obvodů s' pasivní vrstvou sítí vytvářenou tantalovou technologií přítomnost separační vrstvy kysličníku tantaličného po celém povrchu podložky není na závadu, protože běžně' '‘používanou technikou dělení velkoplošného substrátu na jednotlivé systémy je rýhovaní laserem, případně dělení dianíantovou pilou. Naproti tomu však na povrchu podložky, například křemíkové, na kterém se vytváří soustava vsazovacích součástek však existují místa, kde tato separační vrstva kysličníku tantaličného vadí. Těmito místy jsou například oblasti určené k rýhování diamantovým ná. strojem při dělení podložky na jednotlivé systémy - vlastní vkládací součástky. Správný průběh technologie dělení vyžaduje, aby se rýhování provádělo na povrchu křemíku, což předpokládá předchozí odleptání kysličníku křemičitého a tedy nepřítomnost separační vrstvy kysličníku tantaličného, která se. obtížně chemicky zpracovává.Currently hybrid integrated circuits are both network. thin and thick layers advantageously use insertion elements which, in a technically and economically advantageous manner, enable the necessary circuit functions to be realized with the layer network. Resistors and capacitors of the insert components can be realized by various technologies and materials. In the case of tantalum technology, both resistors and capacitors can be formed in a technically compatible and advantageous manner using similar materials and work steps. The elements formed in this way have advantageous electrical properties, a range of nominal resistance or capacitance values, a temperature coefficient of resistance or capacitance, durability and the like, and are considerably resistant to environmental influences. This resistance is related to the high stability of the tantalum-based layers, their resistance to gases, liquids and mechanical damage. For this reason, aggressive etching solutions, such as mixtures of 'hydrofluoric acid' and 'nitric acid' that attack, must be used in the photolitigraphic processing of the layer structure? other materials as well as the surface of the washers where the structure is formed. In hybrid circuits, this problem is solved by the use of a tantalum pentoxide separation layer which is formed by thermal oxidation of beta tantalum deposited over the entire face of the substrate; In tantalum-based passive network circuits, the presence of a tantalum pentoxide separation layer over the entire surface of the substrate is not a problem, since the commonly used technique for splitting a large-area substrate into individual systems is laser creasing or a diani saw. However, on the surface of a substrate, such as silicon, on which a plurality of inset components are formed, there are, however, places where the separation layer of tantalum oxide is annoying. These are, for example, diamond groove areas. machine when dividing the pad into individual systems - own insertion parts. The proper operation of the splitting technology requires that the creasing be carried out on the silicon surface, which implies prior etching of the silica and hence the absence of a tantalum pentoxide separation layer which is present. difficult to chemically process.

Tátů nevýhoda současného stavu technikyDads disadvantage of the state of the art

201488 je odstraněna způsobem podle vynálezu, jehož podstata spočívá v tom, že se kysličník tantaličný vytvoří selektivně termickou oxidací beta tantalu, který byl fotolitograficky zpracován do topologické struktury kysličníku tantaličného, přičemž lze selektivně vytvořenou vrstvu kysličníku tantaličného použít jako masky pro leptání vrstev, případně podložky, ležících pod touto maskou.201488 is removed by the process according to the invention, characterized in that tantalum pentoxide is formed selectively by thermal oxidation of beta tantalum, which has been photolithographically processed into the topological structure of tantalum pentoxide, whereby the selectively formed tantalum pentoxide layer can be used as masking etch layers lying under this mask.

Výhodou vynálezu je, že se nevytvoří geometrické obrazce separační vrstvy odleptáním kysličníku tantaličného z míst, kde není tato vrstva žádoucí, jak je obecně při zpracování vrstev na potřebnou topologickou strukturu v technologii hybridních integrovaných obvodů obvyklé, nýbrž selektivním vytvořením kysličníku tantaličného pouze na požadovaných místech. Vynález je založen na využití vlastností separační vrstvy kysličníku tantaličného, která zlepšuje vlastnosti vytvořené vrstvové struktury rezistorů a kondenzátorů technologicky a ekonomicky výhodným způsobem, přičemž je tato vrstva vytvořena v místech, kde je její využití výhodné. Na celý povrch podložky se nanese vrstva beta tantalu, tato vrstva se fotolitograficky zpracuje - odleptá se beta tantal z míst, kde je nežádoucí budoucí separační vrstva kysličníku tantaličného, přičemž se tímto způsobem vytvořená struktura beta tantalové vrstvy převede termickou oxidací na kysličník tantaličný. Výhodou tohoto postupu je, že chemické zpracování vrstvy kysličníku tantaličného, které je obecně velmi obtížné, v důsledku nutnosti použití agresivních leptadel, napadajících fotorezistovou masku, se nahrazuje snadnějším zpracováním vrstvy beta tantalu, které využívá běžně užívaných postupů a za-It is an advantage of the invention that geometric patterns of the separating layer are not formed by etching tantalum pentoxide from locations where this layer is not desirable, as is generally the case when processing layers into the required topological structure in hybrid integrated circuit technology. The invention is based on exploiting the properties of the tantalum pentoxide separation layer, which improves the properties of the formed layer structure of resistors and capacitors in a technologically and economically advantageous manner, the layer being formed at places where its use is advantageous. A layer of beta tantalum is applied to the entire surface of the substrate, this layer is photolithographically etched - beta tantalum is etched from where the future tantalum pentoxide separation layer is undesirable, whereby the structure of the beta tantalum layer thus formed is converted by thermal oxidation to tantalum pentoxide. The advantage of this process is that the chemical treatment of the tantalum pentoxide layer, which is generally very difficult due to the necessity of using aggressive etchants attacking the photoresist mask, is replaced by easier processing of the beta tantalum layer, which uses commonly used methods and techniques.

Claims (1)

predmEtZpůsob úpravy povrchu křemíkového substrátu při výrobě vkládacích. odporovýefa-a kondenzátorových vsazovacích prvků a sítí tantalovou. technologií se separační vrstvou kysličníku tantaličného, vyznačený tím, že se kysličník tantaličný vytvoří selektivně termickou oxidací beta tantalu, který byl fořízení. Další výhodou tohoto, způsobu je, že lze použít této vrstvy selektivně vytvořeného kysličníku tantaličnéhtí jako masky k leptání kysličníku křemičitého· v místech budoucího rýhování, čímž se ušetří jeden technologický krok, maskování fotorezistem. Tento postup umožňuje s výhodou využít žádoucích vlastností separační vrstvy kysličníku tantaličného i v oblasti vkládacích součástek, což má tím větší význam, čím jsou tyto vkládací součástky menší. To je dáno tím, že fotolitografické postupy jsou charakterizovány určitou absolutní chybou, která je přítomností separační vrstvy kysličníku tantaličného snížena, a tato chyba je tím významnější, čím je šířka funkční linie vsazovacího prvku užší. U rezistorů vzazovacích součástek se používá, šířka odporové dráhy v desítkách μτα.OBJECTIVE A method of surface treatment of a silicon substrate in the manufacture of inserts. resistive-capacitor insertion elements and tantalum nets. tantalum pentoxide separation layer technology, characterized in that tantalum pentoxide is formed selectively by the thermal oxidation of the beta tantalum that has been fed. A further advantage of this method is that this selectively formed tantalum pentoxide layer can be used as a mask to etch the silica at sites of future creasing, thereby saving one technological step, the photoresist masking. This procedure makes it possible to take advantage of the desirable properties of the tantalum pentoxide separation layer even in the region of the insertion elements, which is all the more important the smaller the insertion elements. This is because photolithographic processes are characterized by a certain absolute error, which is reduced by the presence of a tantalum pentoxide separation layer, and this error is all the more significant the narrower the functional line width. For mooring resistors, the resistance path width in tens of μτα is used. Vynález bude blíže popsán a vysvětlen na příkladu možného provedení podle vynálezu.The invention will now be described and explained in more detail by way of example. Přiklaď /Přiklaď / V konkrétním případě byla podložka ž leštěného křemíku, opatřená vrstvou kysličníku křemičitého potom dokonale očištěna kapalinami. Možno použít i páru, případně bombardování urychlenými ionty. Pak se celý povrch podložky opatřil vrstvou beta tantalu katodovým naprašováním. Za použití fotorezistové masky se vrstva beta tantalu odleptala z míst, kde byla nežádoucí budoucí vrstva kysličníku tantaličného. Termickou oxidací po dobu pěti hodin při teplotě 500 °C na vzduchu se převedla vrstva beta tantalu na kysličník tantaličný, přičemž se tyto obrazce vrstvy kysličníku tantaličného poďžily jako maska pro selektivní leptání kysličníku křemičitého. : In a particular case, the polished silicon support provided with a layer of silica was then thoroughly cleaned with liquids. It is also possible to use steam or accelerated ion bombardment. Then, the entire surface of the support was coated with beta tantalum by cathode sputtering. Using a photoresist mask, the beta tantalum layer was peeled off from places where a future tantalum pentoxide layer was undesirable. Thermal oxidation for five hours at 500 ° C in air converted the beta tantalum layer to tantalum pentoxide, the patterns of tantalum pentoxide layer ingested as a mask for the selective etching of silica. : VYNALEZU tolitograficky zpracován do topologické struktury kysličníku tantaličného, přičemž lze tuto selektivně vytvořenou vrstvu kysličníku tantaličného použít jako masky pro leptání vrstev, případně podložky, ležících pod touto maskou.BACKGROUND OF THE INVENTION The process of the present invention is tolitographed into a topological structure of tantalum pentoxide, wherein the selectively formed tantalum pentoxide layer may be used as a mask for etching the layers or substrate underlying the mask.
CS179079A 1979-03-19 1979-03-19 Surface treatment of silicon substrate CS201468B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS179079A CS201468B1 (en) 1979-03-19 1979-03-19 Surface treatment of silicon substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS179079A CS201468B1 (en) 1979-03-19 1979-03-19 Surface treatment of silicon substrate

Publications (1)

Publication Number Publication Date
CS201468B1 true CS201468B1 (en) 1980-11-28

Family

ID=5353170

Family Applications (1)

Application Number Title Priority Date Filing Date
CS179079A CS201468B1 (en) 1979-03-19 1979-03-19 Surface treatment of silicon substrate

Country Status (1)

Country Link
CS (1) CS201468B1 (en)

Similar Documents

Publication Publication Date Title
US3844831A (en) Forming a compact multilevel interconnection metallurgy system for semi-conductor devices
KR960013147B1 (en) Pattern delineation of vertical load resistor
EP0043451B1 (en) Process for selectively forming refractory metal silicide layers on semiconductor devices
US4184909A (en) Method of forming thin film interconnection systems
SE442357B (en) PROCEDURE FOR PLASMA SEASURING OF AN ALUMINUM CONTAINING MATERIAL
KR880001029A (en) Integrated Circuit Multilayer Interconnect Device and Method
JPS60138918A (en) Manufacture of semiconductor device
JP2003504693A (en) Photoresist removal process using forming gas plasma
US6872655B2 (en) Method of forming an integrated circuit thin film resistor
US5738961A (en) Two-step photolithography method for aligning and patterning non-transparent layers
US4871651A (en) Cryogenic process for metal lift-off
US3767490A (en) Process for etching organic coating layers
US4886573A (en) Process for forming wiring on substrate
US3220938A (en) Oxide underlay for printed circuit components
US4160691A (en) Etch process for chromium
CS201468B1 (en) Surface treatment of silicon substrate
US4704188A (en) Wet chemical etching of crxsiynz
US6613680B2 (en) Method of manufacturing a semiconductor device
JP2829341B2 (en) Resist stripper
KR100293918B1 (en) Method for removing polymer formed in metal etching step
JPS59200453A (en) Manufacture of semiconductor device
JP2756749B2 (en) Manufacturing method of moisture sensitive element
JPH02138468A (en) Pattern formation method
JP2830636B2 (en) Method for manufacturing semiconductor device
JPH0348489A (en) Manufacture of printed circuit board