CS199921B1 - Zapojení vyhodnocovacího obvodu zpětné signalizace stavu elektrických přístrojů - Google Patents

Description

Vynález se týká zapojení vyhodnocovacího obvodu zpětné signalizace stavu elektrických přístrojů, u něhož se řeěí vyhodnocení stále stejným obvodem na základě vždy dvou vstupních veličin, takže lze rozeznat a vyloučit jeden chybný vstupní signál.

V aoučaané době ae signalizace atavu elektrických přístrojů vyhodnocuje pro stav zapnuto a vypnuto buď vždy z jediného vstupního signálu pro oba stavy. Mezipoloha ae vyhodnocuje samostatným obvodem, sériopsralelním řazením pomocných kontaktů. Tato zapojení mají některé nevýhody, jako předevěím nižěí spolehlivost, složitějSí propojovací kabeláž, velké nároky na počty pomocných kontaktů s méně dokonalou funkcí. Tyto nevýhody vedou jednak k větěím nákladům na výstavbu i na údržbu a vzhledem k nižěí spolehlivosti jsou příčinou častějěíoh poruch v rozvodné soustavě a ženěných národohospodářských škod.

Uvedené nevýhody odstraňuje zapojení vyhodnocovacího obvodu podle vynálezu, sestávající ze čtyř invertorů, pěti součinových obvodů e negací s jednoho časového obvodu. Jeho podstata spočívá v tom, že výstup třetího invertorů je spojen e prvým vstupem čtvrtého součinového obvodu s negací, jehož výstup je spojen se čtvrtým výstupem zapojení. Pátý výstup zapojení je spojen s výstupem pátého součinového obvodu s negací, jehož prvý vstup je spojen jednak s druhým vstupem čtvrtého součinového obvodu s negací a jednak s pátým vstupem zapojení. Třetí výstup zapojení je spojen jednak ae vetupem třetího invertorů a jednak a výstupem prvého součinového obvodu a negací, jehož prvý vatup je spojen jednak sa

199 921

199 921 vstupem druhého invertorů a jednak a prvým vstupem zapojení. Druhý vatup zapojeni je apojen jednak a druhým vstupem druhého součinového obvodu a negací a jednak se vstupem prvého invertoru, jehož vstup je apojen jednak a druhým vstupem prvého součinového obvodu a negací a jednak s prvým vstupem třetího součinového obvodu a negací. Výatup třetího součinového obvodu a negací je apojen a prvým výstupem zapojení, jehoži Šestý výatup je apojen jednak ae vstupem čtvrtého invertorů a jednak a výstupem druhého součinového obvodu a negací.

Prvý vatup druhého součinového obvodu a negací je spojen jednak a výstupem druhého invertoru a jednak a druhým vstupem třetího součinového obvodu a negací. Vstup čtvrtého invertoru je spojen a druhým vstupem pátého součinového obvodu a negací a čtvrtý vatup zapojení je apojen s druhým vatupem časového obvodu.

Výhodou zapojení podle vynálezu je, že používá stále stejného a přitom jednoduchého zapojení, které vyhovuje pro vSechny typy elektrických přístrojů, používaných v elektrických etahielch.Je možno ho s výhodou konetrukčné spojovat a jinými opakovanými typy zapojení v jeden výměnný blok. Tlm ee velmi zjednoduší projekční práce, výróba, montáž i údržba. Také spolehlivost se zvyěuje, což je v důležitých elektrických stanicích výhodou velmi podstatnou.

Zapojení je použitelné pro vSechny druhy elektrických přístrojů, používaných v elektrických stanicích. Vyhovuje pro dvouhodnotovou zpětnou signalizaci, takže ztráta či objevení se jednoho nesprávného signálu se vyhodnotí jako mezipoloha nebo porucha a nemůže dojít k nesprávnému působení. Dále zajišťuje časové zpoždění zpětné signalizace pro potřeby atomatického ovládání, tj. prodlužuje povel a potřebný čas.

Příklad zapojení vyhodnocovacího obvodu podle vynálezu je na připojeném výkresu. Jednotlivé prvky zapojení lze charakterizovat takto:

Prvý až čtvrtý invertor 1 až £ jeou běžné logické invertory, které mění jednotlivý logický eignál na.nulový a naopak. Realizuji ee dnea nejčastěji s použitím integrovaných obvodů.

První až pátý součinový obvod s negaci £ až £ jsou součinové logické obvody β inverzním výstupem, které při jednotkových logických signálech na vSech vstupech dávají na výstupu nulový logický signál a při vSech ostatních stavech logických signálů na vstupech dávají na výstupu jednotkový logický signál. Realizují se dnes běžně jako integrované obvody.

Časový obvod 10 je časový obvod, který zpožňuje začátek výstupního signálu o nastavený čae, přičemž počátek časováni je určen okamžikem, kdy ee na obou jeho vstupech objeví jednotkové logické signály. Realizují ee buí e použitím tranzistorů s RC obvodů nebo také s použitím speciálních integrovaných obvodů.

U neznačeného příkladu zapojení vyhodnocovacího obvodu je výstup 40 třetího invertorů £ spojen s prvým vstupem 32 čtvrtého součinového obvodu e negací 8, jehož výetup 45 je spojen ee čtvrtým výstupem 19 zapojení. Pátý výstup 20 zapojení je epojen e výstupem 46 pátého součinového obvodu a negací £, jehož prvý vstup ££ je epojen jednak s druhým vstupem ££ čtvrtého součinového obvodu e negací £ a jednak s pátým vstupem 15 zapojení. Třetí vstup 13 zapojení je spojen s prvým vetupem 36 časového obvodu 10. jehož výstup 47 js

199 921 spojen a druhým výstupem 17 zapojení. Třetí výstup 18 zapojení je spojen jednak se vstupem 24 třetího invertoru £ a jednak s výetupem 42 prvého součinového obvodu s negací £, jehož prvý vstup 26 je spojen jednak ae vetupem 23 druhého invertoru 2 a jednak s prvým vstupem 11 zapojeni. Druhý vstup 12 zapojení je spojen jednak s druhým vstupem 29 druhého součinového obvodu s negací 6 a jednak se vetupem 22 prvého invrtoru £.

Výstup 38 prvého invertoru £ je spojen jednak s druhým vetupem 27 prvého součinového obvodu s negací £ a jednak s prvým vstupem 30 třetího součinového obvodu s negací £, jehož výstup 44 je spojen s prvým výstupem 16 zapojení, šestý výstup zapojení 2+ je spojen jednak se vstupem 29 čtvrtého invertoru £ a jednak a výstupem 43 druhého součinového obvodu β negací 6, jehož prvý vstup 28 je spojen jednak a výstupem 39 druhého invertoru 2 a jednak s druhým vstupem 31 třetího součinového obvodu s negací £. Výstup 41 čtvrtého invertoru £ je spojen s druhým vstupem 35 pátého součinového obvodu s negací £ a čtvrtý vstup 14 zapojení je spojen s druhým vstupem 37 časového obvodu 10.

Zapojeni pracuje takto; Na prvý vstup 11 zapojeni a na druhý vstup £2 zapojení přicházejí signály o stavu elektrického přístroje. Jestliže elektrický přistroj právě přešel do zapnutého stavu, přichází na prvý vstup ££ zapojení signál log 1 a na druhý vstup 12 zapojení přichází aignál log 0 . Na prvém vstupu 26 prvého součinového obvodu s negací £ je signál log 1 . Na jeho druhém vstupu 27 prvého součinového obvodu s negaci £ je rovněž signál log 1 , který přichází z výstupu 38 prvého invertoru £. Na výstupu 42 prvého součinového obvodu s negací £ i na třetím výstupu £8 zapojení, který dává informaci o zapnutém stavu přístroje, je signál log 0 . Na všech ostatních výstupech zapojení je signál log 1 .

Jestliže elektrický přístroj právě přešel do vypnutého stavu, potom je na prvém vstupu 11 zapojení signál log 0 a na druhém vstupu £2 zapojení je signál log 1 . Na prvém vstupu 28 druhého součinového obvodu s negací £ je působením druhého invertoru 2 signál log 1 a na druhém vstupu 29 druhého součinového obvodu s negací 6 je rovněž signál log 1 . Na šestém výstupu 21 zapojení, který udává vypnuty stav elektrického přístroje, je signál log 0 . Na všech ostatních výstupech zapojení je signál log 1 .

Jestliže je elektrický přístroj v mezipoloze, je na prvém vstupu ££ zapojení i na druhém vstupu 12 zapojení signál log 0 , který je také na prvém vstupu 26 prvého součinového obvodu s negaci £ a na druhém vstupu 29 druhého součinového obvodu 6. Na výstupu 42 prvého součinového obvodu s negací £, na výstupu 43 druhého součinového obvodu s negací £ a také na třetím výstupu 18 zapojení i na šestém výstupu 21 zapojení je signál log 1 V tomto případě působením prvého invertoru £ a druhého invertoru 2 je na obou vstupech 30 a 31 třetího součinového obvodu s negací £ eignál log 1 , takže na výstupu 44 třetího součinového obvodu s negací £ i na prvém výstupu 16 zapojení je eignál log 0, udávající stav mezipolohy elektrického přístroje bez zpoždění. Na všech ostatních výstupech zapojeni, s výjimkou výstupu 47 časového obvodu 10. který není buzen a tedy také na druhém výstupu 17 zapojení,je signál log 1 *.

Propojí-li se prvý výstup 16 zapojení s třetím vstupem 13 zapojení a připojí-li se na čtvrtý vstup 14 zapojeni trvale signál log 1 , pak při každé změně stavu elektrického

199 921 přístroje do stavu zapnuto nebo vypnuto se objeví po nestaveném čase na výstupu 47 časového obvodu 10 i na druhém výstupu 17 zapojení signál log 1 Propojí-li se ještě druhý výstup 17 zapojení s pátým vstupem 15 zapojení, pak po nastaveném čase se objeví při každé změně stavu elektrického přístroje do stavu zapnuto nebo vypnuto eignél log 0 ” buá na výstupu 45 čtvrtého součinového obvodu s negací 8 nebo na výstupu 46 pátého součinového obvodu 8 negací 2, stejný signál je také buá na čtvrtém výstupu 19 zapojení nebo na pátém výstupu 20 zapojení. Tyto dva výstupy dávají informaci o dosažení nového stavu elektrického přístroje β nastaveným zpožděním.

Jestliže je porucha ve vstupních,signálech, potom je na prvém vstupu 11 zapojení i druhého vstupu 12 zapojení signál log 1 . Působením prvého invertoru J_ a druhého invertoru 2 je ns druhém vstupů 27 prvého součinového obvodu s negací i ne prvém vstupu 29 druhého součinového obvodu s negací 6, signál log 0 . Potom na výstupech 42 a 43 obou těchto součinových obvodů s negací 2> é. 3^e signál log 1 , který je i na třetím výstupu 18 zapojení a na šestém výstupu 21 zapojení. V tomto případě působením třetího invertoru J a čtvrtého invertoru £ je na prvém vstupu 32 čtvrtého součinového obvodu s negací 8, na a na druhém vstupu 35 pátého součinového obvodu s negací 8, na výstupu 46 pátého součinového obvodu s negací 2 i ^na čtvrtém výstupu 19 zapojení a pátém výstupu 20 zapojení je signál log 1 . Signál log 0 je v tomto případě i na prvém výstupu 16 zapojení a druhém výstupu 17 zapojení.

Vynálezu se využije u výměnných jednotek pro automatizaci a pro elektrické blokování v elektrických stanicích.

Claims (1)

1. Zapojení vyhodnocovacího obvodu zpětné signalizace stavu elektrických přístrojů, sestávající z invertorů, součinových obvodů s negací časového obvodu, vyznačené tím, že výstup /40/ třetího invertoru /3/ je spojen a prvým výstupem /32/ čtvrtého součinového obvodu s negací /'8/, jehož výstup /45/ je spojen se čtvrtým výstupem /19/ zapojení, jehož pátý výstup /20/ je spojen s výstupem /46/ pátého součinového obvodu s negací /9/, jehož prvý vstup /34/ je spojen jednak s druhým vstupem /33/ čtvrtého součinového obvodu s negací /8/ a jednak β pátým vstupem /15/ zapojení, jehož třetí>vstup /13/ je spojen s prvým vstupem /36/ časového obvodu /10/, jehož výstup /47/ je spojen s druhým výstupem /17/ zapojení, jehož třetí výstup /18/ je spojen jednak ae vstupem /24/ třetího invertoru /3/ a jednak s výstupem /42/ prvého součinového obvodu s negací /5/, jehož prvý výstup /26/ je spojen jednak se vstupem /23/ druhého invertoru /2/ a jednak s prvým vstupem /11/ zapojení, jehož druhý vstup /12/ je spojen jednak s druhým vstupem /29/ druhého součinového obvodu s negací /6/ a jednnk se vstupem /22/ prvého invertoru /1/, jehož výstup /38/ je spojen jednak s druhým vstupem /27/ prvého součinového obvodu s negací /5/ a jednak s pevým vstupem /30/ třetího součinového obvodu e negací /7/, jehož výstup /44/ je spojen s prvým výstupem /16/

   189821 zapojení, jehož Šestý výstup /21/ je spojen jednak se vstupem /25/ čtvrtého invertoru /4/ a jednak s výstupem /43/ druhého součinového obvodu s negací /6/, jehož prvý vetup /28/ je spojen jednak s výstupem /39/ druhého invertoru /2/ a jednak s druhým vstupem /31/ třetího soucinoveno obvodu s negací /7/, přičemž výstup /41/ čtvrtého invertoru /4/ je spojen s druhým vetupem /35/ pátého součinového obvodu s negací /9/ a čtvrtý vetup /14/ zapojení je spojen s druhým vstupem /37/ časového obvodu /tO/.