CS198482B1 - Two-input synchronous flip-flop circuit with pre-storage - Google Patents

Description

Vynález se týká dvouvstupového 'synchronního klopného -obvodu -s předpamětí, určeného ^k příjmu a kodován^í náhodně se v^yskytujících ^povel^ů pro zařízení, které ^praóuje V Synchronním pracovním cyklu.

Elektronická zařízení pracující synchronním způsobem - mohou přijímat -některé povely jen v diskrétních okamžicích, vázaných na jejich pracovní cyklus. - Povely vydávané jinými, - nezávislými zdroji signálů, např. člověkem, se vyskytují asynchronně. Proto Jé wutno. řešit příjem takových signálů individuálně vzhledem ke -způsobu - ovládání a k Vlastnostem - zařízení.

Podstata vynálezu spočívá v tom, že první vstupní -signál je přivstea -na - vstup prvního ' klopného obvodu, jehož pomocný výstup je připojen k - nulov-acímu - Vstupu -klopného obvodu typu R-S. Výstup klopného obvodu typu R-S -je spojen - s nastavovacím vstupem prvního klopného obvodu, na jehož synchronizační vstu^p a zároveň na synchronizační vstu^p -druh^ého klo^pn^ého obvodu je přiveden synchronizační signál. Druhý vstupní - signál . 'je přiveden ha vstup druhého klopného obvodu, jehož pomocný výstup je připojen k nastavovacímu vstupu klopného obvodu typu R-S. Invertovaný výstup klopného obvodu R-S je spojen h nastavovacím - vstupem druhého ^klopn^ého obvodu. V^ýs‘tu^p prv^ého ^klo^pn^ého obvodu zárove^ň s výstupem druh^ého klo^pn^ého obvodu a s výstupem klopného obvodu typu R-S představují výstupy -dvouvstupového synchronního klopného obvodu s předpamětí.

Vlastnosti dvouvstupového klopného obvodu s předpamětí popisuje pravdivostní tabulka:

198 -482

198 482

výskyt vstupního signálu v intervalu před synch-	<*>>„ ♦ 1	výstupní proměnné
ro pulsem vstup (11)	vstup (12)
<»>« ♦ 1	<25>n . 1
ne	ne	(34)n	<15)a	(25)n
ano	ne	1		1 ’
ne	ano	0	1	(25)n . (34)n
ano	ano	není	definováno

Index n značí stav před, index n+1 značí stav po okamžiku synchronizačního pulzu. Horizontální čára nad výrazem značí inverzi.

Obvod a vlastnostmi podle uvedené pravdivostní tabulky nebyl dosud řešen.

Na .připojených výkresech jsou znázorněna zapojení obvodu podle vynálezu. Na obr. 1 je celkové - zapojení obvodu podle vynálezu, na obr. 2 je zapojení prvního, respektive druhého klopného obvodu.

První klopný obvod 10 a druhý klopný obvod 20 (obr. 1) jsou ve své vnitřní funkci shodné. Jejich vstupy 11 a 21 představují vstupy synchronního klopného obvodu s předpamětí. Jejich ' synchronizační vstupy 12 a 22 jsou spojeny a je na ně přiveden synchronizační signál. Pomocný výstup 13 prvního klopného obvodu 10 ovládá pomocí nastavovacího vstupu 31 klopný .obvod typu R-S 30. jehož nulovací vstup 32 je ovládán pomooným výstupem 23 druhého klopného obvodu £0. Nastavovací vstup 14 prvního klopného obvodu 10 je ovládán výstupem 34 klopného obvodu typu R-S .30. jehož invertovaný výstup 35 ovládá nastavovaoí vstup 24 druhého klopného obvodu £0.

Na- . obr. 2 je zapojení prvního, respektive druhého klopného obvodu. Vstupní signál 11 je přiveden na nastavovací vstup klopného obvodu typu R-S 101. Hradlo NAND ' 102 ovládá svým výstupem nulovací vstup klopného obvodu typu R-S 101. Na první vstup 12 hradla NAND 102 je . přiveden synchronizační puls, na druhý vstup je připQjen výstup klopného obvodu typu R-S . 101. zatímco jeho invertovaný výstup je spojen s hodinovým vstupem klopného obvodu typu - D 103. Nastavovaoí vstup tohoto klopného ' obvodu typu D představuje nastavovací vstup ' 14 prvého - - klopného obvodu. Výstup klopného obvodu typu D 103. představuje výstup 15 klopného obvodu 10. Invertovaný výstup klopného obvodu typu - D 103 je spojen s jeho vstupem

Claims (5)

1. Dvouvstupový synchronní klopný obvod s předpamětí, vyznačený tím, že první vstupní signál je přiveden na vstup ' (11) prvního klopného obvodu (10),- jehož pomocný výstup (13) je připojen k nulovacímu vstupu (31) klopného obvodu typu R-S (30), jehož výstup (34) je spojen s nastavovacím vstupem (14) prvního klopného obvodu (10), na jehož synchronizační vstup (12), spojený ee synchronizačním vstupem (22) druhého . klopného obvodu (20) je přiveden synchronizační signál, přičemž druhý vstupní signál je přiveden na vstup (21) druhého klopného obvodu (20), jehož pomocný výstup (23) je připojen k nastavovacímu vstupu (32) klopného obvodu typu R-S (30), jehož invertovaný ' výstup (35) je spojen s nastavovacím vstupem (24) druhého - klopného obvodu (20), přičemž- výstup (¹5) ^prvn^ího - ^klo^pn^ého o^bvodu (l⁰^ zároveň s výs^tu^pem (²5) dru^hého ^klo^pn^ého obvodu ⁽²°) a s výstupem (34) klopného obvodu typu R-S (30), . tvoří výstupy dvouvstupového synchronního. obvodu s předpamětí. '

2. Dvouvstupový synchronní klopný obvod - podle bodu 1, vyznačený tím, že ' první klopný obvod (10) je .. tvořen klopným obvodem typu R-S (101), jehož nastavovací vstup ' tvoří . vstup (11) prvního klopného obvodu (10), přičemž výstup klopného obvodu typu R-S (101) je spojen s prvním vstupem hradla NAND . (102), jehož . výstup spojený s nulovacím vstupem ^klopn^ého otoodu ty^pu ^R-^S (¹⁰¹⁾ zároveň ^- •tvoří pomocný výs^tu^{p p}rvníto ^klo^pného obvodu .

(10), přičemž invertovaný výstup klopného obvoau typu R-S (101) je spojen s hodinovým vstupem klopného obvodu typu D (103), jehož výstup tvoří výstup (15) prvního klopného obvodu (10), zatímco jeho invertovaný výstup - je spojen s jeho vstupem D, přičemž jeho nastavovací vstup vytváří nastavovací vstup (14) prvního klopného obvodu (10), zatímco druhý vstup hradla NAND (102) tvoří synchronizační vstup (12) prvého klopného obvodu (10).

3. Dvouvstupový synchronní klopný obvod podle bodů 1 a 2, vyznačený tím, že .druhý klopný obvod (20) je totožný s prvním klopným obvodem (10).

4. Dvouvstupový synchronní klopný obvod podle bodu 1, 'vyznačený tím, . že mezi nastavovací ' vstup (14) prvního klopného obvodu (10) a výstupem (34) klopného obvodu typu R-S . (30) je zařazen integrující člen RC.

5. Dvouvstupový synchronní klopný obvod s předpamětí podle bodu 1, vyznačený tím, že mezi nastavovací vstup (14) prvního klopného obvodu (10) a výstup (34) klopného obvodu typu R-S (30) je zařazen derivující člen RC,