CS198084B1 - Zapojení pro zvětšení přesnosti analogové násobičky - Google Patents

Description

Vynález se týká zapojení pro zvětšení přesnosti analogová násobičky.

V měřicí a regulační technice je často potřebné násobit, popřípadě dělit, analogová signály. Násobení analogových signálů se provádí pomocí analogových násobiček. Dělení analogových signálů se provádí pomocí analogových dšliček.

Jedna z nevýhod analogových násobiček je, že jejich přesnost je závislá na velikosti vstupních signálů, čím menší jsou vstupní signály, tím menší je i přesnost součinu vstupních signálů.

Tuto nevýhodu analogových násobiček odstraňuje zapojeni pro zvětšení přesnosti analogové násobičky, sestávající z násobičky, vstupních zesilovačů, vyhodnocovacích bloků, řídicích bloků a výstupních zesilovačů, podle vynálezu, jehož podstata spočívá v tou, že první vstupní svorka je spojena se signálovým vstupem prvního vstupního zesilovače a se vstupem prvního vyhodnocovacího bloku. Výstup prvního vyhodnocovacího bloku je spojen ee vstupem prvního řídicího bloku. První výstup prvního řídicího, bloku je spojen s ovládacím vstupem prvního výstupního zesilovače. Druhý výstup prvního řídicího bloku je spojen s ovládacím vstupem prvního vstupního zesilovače. Výstup prvního vstupního zesilovače je spojen s prvním vstupem násobičky. Druhé vstupní svorka je spojena se signálovým vstupem druhého vstupního zesilovače a se vstupem druhého vyhodnocovacího bloku. Výstup druhého

198 084

198 084 vyhodnocovacího bloku je zapojen ae vstupem druhého řídicího bloku. První výstup druhého řídicího bloku je spojen s ovládacím vstupem druhého vstupního zesilovače. Výstup druhého vstupního zesilovače je spojen se druhým vstupem násobičky. Výstup násobičky je spojen se vstupem prvního výstupního zesilovače. Výstup prvního výstupního zesilovače je zapojen na signálový vstup druhého výstupního zesilovače. Ovládací vstup druhého výstupního zesilovače je spojen se druhým výstupem druhého řídicího bloku. Výstup druhého výstupního zesilovače je spojen s výstupní svorkou.

Výhodou tohoto zapojení je, Se je poměrně jednoduché a je možno jej použít u věech druhů analogových násobiček nebo děliček. Zapojení je možno realizovat z tuzemských součástek.

Příklad zapojení podle vynálezu je schematicky znázorněn na přiloženém výkrese,

Jednotlivé bloky tohoto zapojení je možno charakterizovat takto: Násobička 1 je blok, který provádí analogový součin dvou signálů. Jako násobička může být použit přísluSný integrovaný obvod anebo je násobička sestavena z odporů, diod, tranzistorů a kondensátorů. První vstupní zesilovač 2 a druhý vstupní zesilovač 2 jsou stejné bloky a slouží k zesílení vstupních signálů, přičemž velikost zesílení těchto vstupních zesilovačů 2, 2 je řízena přes jejich ovládací vstupy β?, 9₂ řídicími bloky 6, 2· Jako vstupní zesilovač 2, 2 může být použit analogový operační zesilovač, opatřený vhodnou zpětnou vazbou. Zesílení je možno řídit pomocí tranzistorů anebo kontaktně změnou vstupních odporů. První vyhodnocovací blok £ je zapojen stejně jako druhý vyhodnocovací blok 2 ⁸ slouží k vyhodnocováni vstupních signálů analogové násobičky 1. Vyhodnocovací bloky £, 2 zjiělují, je-li vstupní signál násobičky 1 menší než předem nastavená úroveň, kdy nepřesnost násobičky 1 vzhledem k velikosti vstupního signálu je značná. Potom přísluSný vyhodnocovací blok 4, 2 ^zaúá povel příslušnému řídicímu bloku 6, 2, který změní zesíleni příslušného vstupního zesilovače £, 2 a výstupního zesilovače 8, 2. Každý vyhodnocovací blok 4, 2 může být zapojen z analogového zesilovače s kladnou odporovou zpětnou vazbou.

První řídicí blok 6 a druhý řídicí blok 2 jsou atejně zapojená bloky, které svými výstupy mění zesílení příslušných vstupních zesilovačů g, 2 ⁸ výstupních zesilovačů 8, 2 tak, aby násobička 1 násobila dostatečně velké signály. Řídicí bloky 6, 2 mohou být složeny z tranzistorů, odporů a nebo relé a přepínačů. První výstupní zesilovač 8 a druhý výstupní zesilovač 2 jeou atejně zapojená analogové zesilovače a řízeným zesílením pomocí ovládacích vstupů 8g, 9₂· Velikost zesílení nebo zeslabení těchto výstupních zesilovačů 8, 2 je řízeno řídicími bloky 6, 2 takovým způsobem, aby výsledek součinu násobičky 1 po zesílení vstupních signálů byl správný. Výstupní zesilovače g, 2 mohou být zapojeny ze stejnosměrných operačních zesilovačů s odporovou zpětnou vazbou. Zesílení všech zesilovačů 2, 2, 8, 2 ae řídi kontaktně nebo pomocí tranzistorů. První výstupní svorka 10 je spojena jednak ae signálovým vstupem 2_χ prvního vstupního zesilovače 2 a jednak ae vstupem 4^ prvního vyhodnocovacího bloku £, jehož výstup 4₂ je spojen se vstupem 6^ prvního řídicího bloku 6. Druhý výstup 63 prvního řídicího bloku 6 je spojen e ovládacím vstupem 2g

198 084 prvního vstupního zesilovače 2. Výetup 2^ prvního vstupního zesilovače 2 je spojen s prvním vstupem 1^ násobičky 1. Druhá vstupní svorka 11 je spojena se signálovým vstupem 3^ druhého vstupního zesilovače J a se vstupem 5^ druhého vyhodnocovacího bloku £. Výstup 5g druhého vyhodnocovacího bloku £ je spojen se vstupem 7^ druhého řídicího bloku 2· První výstup 72 druhého řídicího bloku 2 je spojen s ovládacím vstupem 32 druhého vstupního zesilovače J. Výstup 3j druhého vstupního zesilovače £ je spojen se druhým vstupem lg násobičky 1. Výstup lj násobičky 1 je spojen se signálovým vstupem 8^ prvního výstupního zesilovače 8. Ovládací vstup 82 prvního výstupního zesilovače 8 je spojen s prvním výstupem 62 prvního řídicího bloku 6. Výstup 8^ prvního výstupního zesilovače 8 je spojen se signálovým vstupem 9χ druhého výstupního zesilovače g. Ovládací vetup 92 druhého výstupního zesilovače £ je spojen se druhým výstupem 7^ druhého řídicího bloku J. Výstup 9^ druhého výstupního zesilovače g je spojen s výstupní svorkou 12.

Každý ze signálů, jejichž součin provádí násobička 1, se vede na příslušný vstup ly a 1₂ násobičky 1 přes odpovídající vstupní zesilovače 2 a J, které mají proměnné zesílení, jež se řídl jím příslušnými řídicími bloky 6 a

Výstupní napětí násobičky 1, tj. součin vstupních zesílených signálů, se vede přes dva výstupní zesilovače 8 a g, které jsou zapojeny v sérii. Zesíleni nebo zeslabení těchto výstupních zesilovačů 8, g je opět řízeno z jim přiřazených řídicích bloků £, 2 ^v visiosti na zesílení přiřazených vstupních zesilovačů 2 a J. To znamená, má-li první vstupní zesilovač 2 zesílení desetinásobné a má-li druhý vstupní zesilovač J zesílení pětinásobné, potom nastavuje první řídicí blok £ u prvního výstupního zesilovače 8 zesílení O,lx a druhý řídicí blok 2 nastavuje u druhého výstupního zesilovače g zesílení 0,2x tak, aby výsledek součinu zůstal správný.

Velikost zesílení obou vstupních zesilovačů g, J a obou výstupních zesilovačů 8, g řídí jim přiřazené řídicí bloky £ a 2 ^na základě informace z jim přiřazených vyhodnocovacích bloků £ a g, které kontrolují velikost vstupních signálů násobičky 1. Jsou-li vstupní násobené signály malé, je i přesnost součinu těchto signálů malá. Přesnost násobičky 1 je např. - 0,1 V. To znamená, že při výstupním signálu násobiček 10 V je přesnost 1 % a při výstupním signálu 1 V je přesnost součinu již jen 10 %. Tuto skutečnost vyhodnotí oba vyhodnocovací bloky £ a £, které zadají povel jim přiřazeným řídicím blokům £ a 2> ^flby ®*8tšily zesílení odpovídajících vstupních zesilovačů 2 a J tak, aby součin takto zvětšených signálů byl kolem jmenovitého signálu násobičky 1, tj. kolem 10 V. Potom ovšem je nutno tento signál zeslabovat pomocí odpovídajících výstupních zesilovačů 8 a g ve stejném poměru jako se zesilují vstupní signály. Zesílení a zeslabení vstupních zesilovačů 2, J a výstupních zesilovačů 8, g je možno řídit kontaktně - pomocí relé nebo přepínačů, změnou vstupních odporů zesilovačů - i bezkontaktně - pomocí tranzistorů -.

Vynález se využije v měřicí a regulační technice, zejména u technologických regulátorů válcovacích procesů.

Claims (1)

1. Zapojení pro zvětSení přesnosti analogové násobičky, sestávájící ze vetupnich zesilovačů, vyhodnocovacích bloků, řídicích bloků a výstupních zesilovačů, vyznačující se tím, že první vstupní svorka (10) je spojena se signálovým vstupem (2^) prvního vstupního zesilovače (2) a ee vstupem (4^) prvního vyhodnocovacího bloku (4), jehož výstup (4₂) je spojen se vstupem (6^) prvního řídicího bloku (6), jehož první výstup (6g) je spojen e ovládacím vstupem (8₂) prvního výstupního zesilovače (8) a druhý výetup (6^) prvního řídicího bloku (6) je spojen β ovládacím vstupem (2₂) prvního vstupního zesilovače (2), jehož výstup (2-j) je spojen e prvním vstupem (íp násobičky (1), přičemž druhá vstupní svorka (11) je spojena se signálovým vstupem (3jJ druhého vstupního zesilovače (3) a ee vstupem <5_X) druhého vyhodnocovacího bloku (5), jehož výstup (5₂> je spojen ee vstupem (7₂) druhého řídicího bloku (7), jehož první výetup (7₂) je spojen s ovládacím vstupem (3₂) druhého vstupního zesilovače (3), jehož výstup (3j) je spojen ee druhým vstupem (lg) násobičky (1), jejíž výetup (1^) je epojen ee vstupem (8^) prvního výstupního zesilovače (8), jehož výetup (β^) je epojen se signálovým vstupem (9^) druhého výstupního zesilovače (9), jehož ovládací vstup (9₂) je epojen s druhým výstupem (7j) druhého řídicího bloku (7) a výetup (9j) druhého výstupního zesilovače (9) je epojen s výstupní svorkou (12).