CS197872B1

CS197872B1 - Connection for approximation of the sinusoid by the step-wise function

Info

Publication number: CS197872B1
Application number: CS314378A
Authority: CS
Inventors: Jiri Pavel
Original assignee: Jiri Pavel
Priority date: 1978-05-16
Filing date: 1978-05-16
Publication date: 1980-05-30

Description

Vynález se týká zapojení pro aproximaci sinusoidy stupňovou funkcí, zejména pro použití v integrovaných obvodech a pro tónovou signalizaci.The invention relates to a circuit for approximating a sinusoid by a step function, in particular for use in integrated circuits and for tone signaling.

Jeou známa zapojení pro vytváření průběhu blízkého sinusoidě, která aproximují sinusoidu stupňovou funkcí. Každý stupeň trvá stejnou dobu nebo její násobek. Velikost stupně neboli jeho výška je určena velikostí připojeného napětí nebo proudu nebo zapojeného odporu tak, aby výsledná odchylka od sinusoidy byla při daném počtu stupňů co nejmeněí. Pravidelným připojováním a odpojováním těchto předem určených veličin se vytváří požadovaný optimální schodovitý průběh. K tomuto postupnému připojování a odpojování se používá číslicových obvodů, např. čítače, posuvného registru, demultiplexoru. Nevýhodou známých zapojení je, že spektrální složení generovaného signálu závisí na zatížení výstupu, protože se vnitřní odpor takového generátoru mění během periody. Další nevýhodou je, že při použití binárního čítače nastávají na rozhraní některých stupňů složité přechodové jevy a použité odpory se liší téměř o řád.Connections for forming a proximal sinusoid are known which approximate the sinusoid by a step function. Each degree lasts the same time or its multiple. The magnitude of the stage or its height is determined by the magnitude of the connected voltage or current or the connected resistor so that the resulting deviation from the sinusoid is as small as possible over a given number of stages. By regularly connecting and disconnecting these predetermined quantities, the desired optimum stairway is created. Digital circuits such as a counter, shift register, demultiplexer are used for this sequential connection and disconnection. A disadvantage of the known circuitry is that the spectral composition of the generated signal depends on the output load, because the internal resistance of such a generator varies during the period. Another disadvantage is that when using a binary counter, complex transients occur at the interface of some stages and the resistors used differ by almost one order.

Účelem vynálezu je odstranit uvedené nevýhody. Podle podstaty vynálezu se toho dosáhne tím, že každý z n odporů je jedním koncem připojen k výstupní svorce zapojení a druhým koncem k jednomu z n přepínačů, které jsou v první poloze připojeny k prvnímu zdroji stejnosměrného napětí a v druhé poloze k druhému zdroji stejnosměrného napětí.The purpose of the invention is to overcome these disadvantages. According to the nature of the invention, this is achieved in that each of the n resistors is connected with one end to the output terminal of the wiring and the other end to one of the n switches which are connected to the first DC voltage source and the second DC voltage source.

197 S72197 S72

197 872197 872

Výhodou zapojení podle vynálezu je, že spektrální složení schodovitého průběhu nezávisí na zatížení výstupu, protože se vnitřní odpor odporového děliče během periody nemění. Spektrální složeni je dáno jen počtem odporů a jejich relativní velikostí, přičemž se v používaném provedení velikosti odporů liší v poměru menším než 1:3.An advantage of the circuitry according to the invention is that the spectral composition of the stairway does not depend on the output load, since the internal resistance of the resistive divider does not change during the period. The spectral composition is given only by the number of resistors and their relative magnitude, and in the embodiment used, the resistances vary in a ratio of less than 1: 3.

Zapojení podle vynálezu je příkladem znázorněno na výkresu. Na obr. 1 je obvod pro vytváření schodovitého průběhu odporovým děličem se třemi odpory. Na obr. 2 je časový diagram spínání kontaktů a schodovitý průběh výstupního napětí. Na obr. 3 je zapojeni se třemi odpory a bezkontaktním spínáním pomocí posuvného registru.The circuit according to the invention is illustrated by way of example in the drawing. FIG. 1 is a staircase circuit with a three-resistance resistive divider. Fig. 2 is a timing diagram for switching contacts and a stepped output voltage waveform. In Fig. 3 it is connected with three resistors and contactless switching by means of a shift register.

Odpory Rl. R2, R3 na obr. 1 jsou postupně odpojovány přepínacími kontakty kl, k2, Si od jednoho zdroje stejnosměrného napětí Ul a připojovány k druhému zdroji stejnosměrného napětí U2 podle časového diagramu na obr. 2. Napětí u(t) na výstupní svorce společné všem odporům Rl, R2. R3 se v souladu s přepínáním kontaktů kl. k2. k3 mění a na obr. 2 je znázorněn jeho průběh při optimální volbě odporů Rl, R2, Rg. Okamžik 1 odpovídá stavu, kdy jeou kontakty kg, kg, kg v poloze na obr. 1. V okamžiku 2 je přepnut jen kontakt kl, v okamžiku g kontakty kl a k2, v okamžiku £ a g jsou přepnuty všechny tři kontakty kl, k2, kg. V okamžiku 6 jsou přepnuty jen kontakty k2. kg, v okamžiku 7 kontakty kg a v okamžiku 8 jsou opět všechny kontakty kl, k2. kg v poloze znázorněné na obr. 1 a celý cyklus se opakuje.Resistors Rl. R2, R3 in Fig. 1 are sequentially disconnected by changeover contacts k1, k2, Si from one DC voltage source U1 and connected to the other DC voltage source U2 according to the timing diagram in Fig. 2. Voltage u (t) at the output terminal common to all resistors R1, R2. R3 is in accordance with switching contacts kl. k2. k3 varies and FIG. 2 shows its course with optimal selection of resistors R1, R2, Rg. Moment 1 corresponds to the state where the contacts kg, kg, kg are in the position in FIG. 1. At time 2 only the contact k1 is switched, at time g the contacts k1 and k2 are switched. kg. At time 6, only contacts k2 are switched. kg, at instant 7 contacts kg and at instant 8 all contacts k1, k2 are again. kg in the position shown in FIG. 1 and the whole cycle is repeated.

V zapojení na obr. 3 jsou přepínací kontakty kl, k2, kg nahrazeny jednotlivými články posuvného registru, sestaveného z klopných obvodů Kl. K2, Kg, K4 taktem řízených. Výstup každého klopného obvodu je připojen na vstup následujícího klopného obvodu. Výstup posledního klopného obvodu K£ je spojen se vstupem prvního klopného obvodu Kl přes negátor H. Klopné obvody Kl, K2. Kg, K4 zaujímají logické stavy O nebo 1, jimž odpovídají dvě různá stejnosměrná napětí. Klopné obvody Kl, Kg, Kg, K4 posuvného registru pracují podle diagramu na obr. 2 a na výstupní svorce zapojení je průběh u(t).In the circuit of FIG. 3, the changeover contacts k1, k2, kg are replaced by individual elements of a shift register constructed of flip-flops K1. K2, Kg, K4 time-controlled. The output of each flip-flop is connected to the input of the next flip-flop. The output of the last flip-flop K1 is connected to the input of the first flip-flop K1 through the negator H. Flip-flop K1, K2. Kg, K4 occupy logic states 0 or 1, corresponding to two different DC voltages. The flip-flop circuits K1, Kg, Kg, K4 of the shift register operate according to the diagram in Fig. 2 and at the output terminal of the wiring there is a waveform u (t).

Zapojení podle vynálezu lze libovolně rozěířit na n odporů. Větší počet kroků v cyklu umožňuje jemnější aproximaci sinusoidy. Velikost jednotlivých odporů Rl až Rn se volí tak, aby odpovídala tabulce relativních velikostí stanovených pro potlačení největšího počtu harmonických složek a uvedených v následující tabulce:The circuit according to the invention can be extended to n resistors. A greater number of steps in the cycle allows a finer approximation of the sinusoid. The magnitude of the individual resistors R1 to R1 is chosen to correspond to the table of relative sizes determined to suppress the largest number of harmonic components and listed in the following table:

n - počet odporů relativní velikost odporůn - number of resistors relative resistances

1000, 1000 1000, 707, 10001000, 1000 1000, 707, 1000

1000, 618, 618, 1000 1000, 577, 500, 577, 10001000, 618, 618, 1000, 1000, 577, 500, 577, 1000

1000, 555, 445, 445, 555, 1000 1000, 541, 414, 383,.414, 555, 10001000, 555, 445, 445, 555, 1000, 1000, 541, 414, 383, .414, 555, 1000

197 872197 872

Zapojení s posuvným registrem je vhodné doplnit obvodem pro potlačení nedovolených stavů posuvného registru.It is advisable to add a circuit with a shift register to suppress the unauthorized states of the shift register.

Claims

SUBJECT OF THE INVENTION

Sine wave approximation circuit, characterized in that each of the n resistors (R1, R2, R3) is connected at one end to the wiring output terminal and the other end to one of the n switches (kl, k2, k3) connected in the first position to the first DC power supply (U1) and in the second position to the second DC power supply at five (U2).