CS197598B1 - Connection of the automatic quick analogue multiplier - Google Patents

Description

Vynález se týká zapojení samočinné rychlé analogové násobičky dvou elektrických napětí.

V čítačové, měřicí a regulační technice se vyskytují obvodové kombinace používající analogových násobiček k násobení elektrických napětí v jednom případě, ve dvou kvadrantech, popřípadě ve čtyřech kvadrantech. Je známé zapojení, které je provedeno tak, že násobené napětí Y je přiváděno přes operační zesilovač, který pracuje jako impedanční převodník a přes pracovní odpor na vstup výstupního operačního zesilovače — impedančního převwteíku.. Na jeho vstupu za pracovním odporem jsou připojeny jedním koncem násobící odpory, jejichž druhé konce jsou připojeny podle velikosti napětí X přes spínací tranzistory k zemi. Postupné spínání spínacích tranzistorů násobícím napětím X je prováděno tak, že toto napětí je přes operační zesilovač — impedanční převodník přiváděno na jeden společný uzel paralelních děličů, jejich druhý společný uzel je spojen se zdrojem předpětí. Odbočky jednotlivých paralelních děličů jsou uspořádány tak, aby při zvyšujícím se napětí X, se postupně otevíraly spínací tranzistory a připojovaly násobící odpory za pracovní odpor. Tím se dosáhne změny dělícího poměru mezi hodnotou pracovního odporu a výsledným odporem násobících odporů a tím i brněny napětí na výstupu násobičky. Při požadavku lineárního násobení musí mít násobící odpory nestejnou hodnotu od nejvyšší k nulové tak, aby na určenou změnu napětí X se připnul vždy jeden násobící odpor. Nevýhodou je, že toto provedení zhoršuje výslednou přesnost násobičky. Toto zapojení je i konstrukčně náročné a výrobně nákladné.

Tyto dosavadní nevýhody odstraňuje zapojení samočinné rychlé analogové násobičky dvou elektrických napětí podle vynálezu, jehož podstatou je, že první vstupní svorka je spojena s neinvertujícími vstupy operačního zesilovače a diferenčního zesilovače, jehož výstup je spojen s výstupní svorkou a přes první vazební odpor s jeho neinvertujícím vstupem, zatímco jeho invertující vstup je spojen přes ochranný odpor s výstupem operačního zesilovače, spojeného přes druhý vazební odpor do uzlu s jeho invertujícím vstupem, který je ještě spojen přes násobící odpory, spojené v sérii přes spínací tranzistory se společným vodičem, přičemž báze spínacích tranzistorů jsou spojeny přes oddělovací odpory s uzly vytvořenými mezi odpory odporového děliče spojeného s druhou vstupní svorkou.

Hlavní předností zapojení násobičky podle vynálezu je, že umožňuje násobení ve dvou i čtyřech kvadrantech a umožňuje lineární násobení bez zvláštního zvýšeného nároku na konstrukční uspořádání a toleranční výběr použitých součástek. Toto uspořádání dociluje vyšší přesnost násobení při porovnání s dosavadním stavem techniky.

Vynález blíže objasní přiložený výkres, na němž je uveden příklad zapojení.

Zapojení sestává z operačního zesilovače 5 a diferenčního zesilovače 9. Jejich neinvertující vstupy jsou spojeny přes odpory 13 a 14 s první vstupní svorkou Y, označenou vstupním napětím Ui. Diferenční zesilovač 9 je neinvertujícím vstupem spojen přes první vazební odpor 1 se svým výstupem a výstupní svorkou 10 označenou napětím U3. Invertující vstup diferenciálního zesilovače 9 je spojen přes ochranný odpor 12 s výstupem operačního zesilovače 5 s označeným napětím U2. Druhý vazební odpor 2 je spojen z výstupu operačního zesilovače 5 do uzlu s jeho invertujícím vstupem. Do téhož uzlu jsou pak spojeny násobící odpory 3, které jsou druhým vývodem spojeny v sérii přes spínací tranzistory 8 se společným vodičem. Druhá vstupní svorka X je spojena s odporovým děličem 6 sestaveného z odporů 16, mezi jejích uzly jsou zapojeny přes oddělovací odpory 7 báze spínacích tranzistorů 8. Paralelně k odporovému děliči 6 je připojen zdroj napětí 15.

Činnost obvodu je následující: Vychází z principu činnosti neinvertujícího zesilovače 5, pro jehož výstupní napětí U2 platí vztah

U2 = Ui + Uj . R2 · Si, kde R2 je druhý vazební odpor 2, Sj vodivost násobících odporů 3 zapojených mezi neinvertující vstup a společný vodič operačního zesilovače 5. Ui je napětí přivedené na neinvertující vstupy. Po odečtení Uj od napětí U2 dalším diferenčním zesilovačem 9, na jehož výstupu bude napětí U3, bude pak platit pro toto napětí, že u₃ = u_t. r₂ . St

Postupným připojováním násobících odporů 3, spínacími tranzistory 8, jež vytváří lineární násobení, budou mít v tomto zapojení stejné hodnoty a bude i lineárně stoupat výsledná vodivost Sj, takže výstupní napětí U3 z násobičky bude přímo úměrné napětí na první vstupní svorce Y a napětí na druhé vstupní svorce X. Všemi sepnutými spínacími tranzistory 8 poteče stejný proud, úměrný velikosti násobeného napětí na první vstupní svorce Y a tedy i proud tekoucí bázemi spínacích tranzistorů 8, nutný pro jejich plné otevření bude shodný. Proto mohou být i hodnoty všech oddělovacích odporů 7 shodné a zvoleny tak, aby pro určitý posun napětí X přivedeného na druhou vstupní svorku X, odpovídal plnému sepnutí jednoho spínacího tranzistoru 8, a tím docházelo k postupnému spínání určeného tranzistoru 8 ,po celý tento interval. Tím dojde i ke spojitému postupnému připnutí příslušného násobícího odporu 3 přes v tomto intervalu se měnící průchozí odpor spínacího tranzistoru 8 a tedy i spojité postupné násobení po celý interval tohoto posuvu. Prakticky to znamená, že zvolí-li se správně velikost oddělovacích odporů k intervalu posuvu .odporového děliče 6 napětí o jedno sepnutí, násobí obvod zcela lineárně a spojitě. Počet spínacích tranzistorů 8 a násobících odporů 3 může být malý, nejméně jeden. Přesto však je pro větší přesnost vhodné použít co možno největší počet spínacích tranzistorů 8 a násobících odporů 3, neboť se zvyšujícím se počtem se obvod stává méně závislý na změnách parametrů spínacích tranzistorů 8, jež mohou být závislé na teplotě, stárnutí a i na výrobním rozptylu jejich parametrů. Čím více je použito spínacích obvodů, tím více je násobení prováděno pouze násobícími odpory 3, jejichž parametry lze považovat za přesné a dlouhodobě stálé.

Pro zlepšení spínací funkce spínacích tranzistorů 8 a potlačení rušivých napětí z bázovýeh obvodů do kolektorových jsou spínací tranzistory 8 ve znázorněném zapojení zapojeny inverzně, Emitor přebírá funkci kolektoru a kolektor funkci emitoru.

Takto, jak byla vysvětlena činnost násobičky, provádí násobička násobení pouze v jednom kvadrantu. Omezí-li se vstupní napětí Ui, které je přivedeno na první vstupní svorku Y na maximální hodnotu cca 0,4 V, může být toto napětí, bez újmy na přesnosti, v obou polaritách. Obvod tedy bude schopen násobit ve dvou kvadrantech. Pro násobení ve čtyřech kvadrantech je nutno připojit násobící napětí na druhou vstupní svorku X, avšak ne na začátek odporového děliče 6, ale přibližně do jeho středu tak, aby byla při nulové hodnotě násobícího napětí sepnuta polovina spínacích tranzistorů 8. Při tomto zapojení je také třeba úměrně snížit výstupní napětí U₂ z operačního zesilovače 5, např. zařazením výstupního děliče nebo příslušným zmenšením hodnoty druhého vazebního odporu 2, aby byla v tomto případě podmínka odečtu obou vstupních napětí na vstupech diferenčního zesilovače 9.

Je zřejmé, že kromě spínacích tranzistorů 8, uvedených v zapojení, může být využito i jiných polovodičových spínacích prvků, například tranzistorů, FET, MOSFET atd., nebo i jiných citlivých relé.

Násobička podle tohoto vynálezu je velmi rychlá a její frekvenční omezení je prakticky dáno jen frekvenčními omezeními použitých operačních zesilovačů.

Claims (1)

1. PREDMET

   Zapojení samočinné rychlé analogové násobičky dvou elektrických napětí, vyznačené tím, že první vstupní svorka (Y) je spojena s neinvertujícími vstupy operačního zesilovače (5) a diferenčního zesilovače (9), jehož výstup je spojen s výstupní svorkou (10) a přes první vazební odpor (1) s jeho neinvertujícím vstupem, zatímco jeho invertující vstup je spojen přes ochranný odpor (12) s výstupem operačního zesilovače (5),

   VYNÁLEZU spojeného přes druhý vazební odpor (2) do uzlu s jeho invertujícím vstupem, který je ještě spojen přes násobící odpory (3) spojené v sérii přes spínací tranzistory (8) se společným vodičem, přičemž báze spínacích tranzistorů (8) jsou spojeny přes oddělovací odpory (7) s uzly vytvořenými mezi odpory (16) odporového děliče (6) spojeného s druhou vstupní svorkou (X).