CS197182B1 - Lineární interpolátor - Google Patents

Description

Vynález řeš! lineární interpolátor jako elektrický obvod, umožňující plynulou změnu napětí v čaeovém intervalu mezi diskrétně zadávanými ho Jotami.

Dosud nejvíc® používané metody sppěívají bučí v nastavení přesných časových konstant integrátorů a integraci odchylky v přesně vymezeném intervalu, nebo v číslicovém zpracování integrátoru, např. jako čítače a odchylky jako sledu pulsů o určité frekvenci.zaplňujících čítač. Výstup čítače je pak pomocí převodníků transformován na analogový signál nebo použit v logické formě. V případě analogových integrátorů je problémem udržení, přesných časových konstant a zajištění přesně odměřené doby integrace, což j® otázka stálosti elektronických prvků, rychlosti spínačů apod.E, navíc, v obvodu chybí zpětná vazba kontrolující výsledek integrace. U digitální interpolace se objevuje otázka nákladnosti složitého zařízení vzhledem k někdy jednoduchým požadavkům.

Tyto nedostatky odstraňuje lineární interpolátor podle vynálezu, jehož podstatou je, že na jeho analogový vstup je připojen invertující vstup komparátoru a invertující vstup řízeného diferenciálního zesilovače, výstup komparátoru je připojen na řídicí vstup polarity výstupního Signálu řízeného diferenciálního zesilovače, výstup řízeného diferenciálního zesilovače je připojen· na invertující vstup integrátoru, neinvertující vstup integrátoru je uzemněn, výstup integrátoru je připojen na neinvertující vstup

197 182' komparátoru, výstupní svorku interpolátoru a vstup vzorkovací paměti, výetup vzorkovací paměti je připojen na neinvertující vstup řízeného defirenciálního zesilovače a řídicí vstup vzorkovací paměti je připojen na logický vstup.

Zapojení se vyznačuje vysokou přesností, neboť výstupní napětí je hlídáno komparátorem se vstupy na vstupu a výstupu interpolátoru. Obvod je jednoduchý, je řízen logickou informací o zrněné vstupního napětí a změnou tohoto napětí. Nejsou zde žádné kritické časové konstanty a přesné intervaly. Funkce zapojení je blíže vysvětlena pomocí výkresů.

Na obr. 1 je blokové zapojení interpolátoru. Invertující vstup řízeného diferenciál ního zesilovače Z je připojen na vstup interpolátoru IN, neinvertující vstup na výstup paměti P, vstup řízeni polarity X zesilovače Z na výstup komparátoru K. Výstup zesilovače Z je přiveden na invertující vstup integrátoru I, jehož neinvertující vstup je uzemněn. Výstup integrátoru I je připojen na vstup paměti P a výstupní svorku interpolátoru OUT. Na řídicí vstup vzorkovací paměti Y je připojen logický vstup převodníku D. Invertující vstup komparátoru K je připojen na analogový vstup převodníku IN, neinvertující vstup na výstup integrátoru I. Na obr. 2 je interpolátor jako v případě obr. 1. Číslice 1 až 2 příslušejí napětí v uzlu, u něhož jsou napsány.

Na obr. 3 jsou průběhy napětí 1 až 5 z obr. 1 jako funkce času. Symbolem T je označena časové osa, L je počátek interpolace, J je okamžik, kdy výstupní hodnota interpolátoru dosáhne zadanou hodnotu na vstupu interpolátoru, R je okamžik, kdy je interpolace ukončena.

Nejdříve bude popsána činnost řízeného diferenciálního zesilovače Z. Tento zesilovač generuje na výstupu rozdíl napětí na invertujícím a neinvertujícím vstupu. Polarita tohoto výstupního napětí závisí na polaritě signálu na řídícím vstupu X. Kladnému signálu na vstupu X odpovídá kladná hodnota napětí na výstupu, zápornému záporná. Činnost zesilovače Z se lépe vysvětlí při popisu chování obvodu. V čase Ts L je v celém obvodu ustálený stav. Vzorkovací paměť P je otevřena, na vstupu IN je počáteční napětí. Toto napětí je i na výstupu převodníku OUT. obvod tvoří uzavřenou smyčku. Případná odchylka napětí vstupu a výstupu by ee objevila s obrácenou polaritou na vstupu integrátoru a sama by ee nulovala. Na výstupu zesilovač· Z je tedy nulové napětí. V čase T = L přijde logický signál /ne obr. 3 skok napětí 2 do logické jedničky/ na vstup D a změní se úroveň napětí 1 na vstupu IN na novou požadovanou hodnotu. Logický signál 2 pro paměť P může být odebírán od obvodů zadávajících diskrétní hodnoty napětí na vstupu IN, může být odvozen i od komparátoru K apod. Signálem na vstupu D se uzavře vzorkovací paměť P a udržuje na svém výstupu hodnotu počáteční souřadnice. Na výstupu diferenciálního zesilovače Z se objeví rozdílové napětí staré a nové souřadnice v polaritě, která by odpovídala neřízenému zesilovači, neboť i výstup komparátoru K má tutéž polaritu. Interpolátor I integruje odchylkové napětí, jeho výstupní napětí roste a v okamžiku J překročí velikost napětí 1 na vstupu IN. Změní se polarita výstupního napětí komparátoru K a tím i polarita výstupního napětí diferenciálního zesilovače Z. Integrátor I počne snižovat výstupní napětí 2 ^až do okamžiku, kdy poklesne pod úroveň vstupního napětí 1 a znovu překlopí komparátor Κ. V intervalu < J R > kmitá komparátor K a tím se střídavě mění i polarita napětí na vstupu integrátoru I. Výstupní napětí interpolátoru má velikost vstupního napětí ae zvlněním daným hysterezí komparátoru Κ. V okamžiku T = R se změní logický signál 2 a ukončí integraci /může být odvozen od kmitů komparátoru K nebo zadávacích obvodů pomocí časových členů apod./, otevírá se paměí P a obvod se nuluje na nové hodnotě zadané vstupem IN.

Vynález je možno použít u všech kreslících zařízení, zapisovačů, popisovačů, kde je třeba plynule v čase spojovat diskrétně zadávané body grafů a kreseb.

Claims (1)

1. Lineární interpolátor pro plynulou změnu napětí v čase mezi diskrétně zadávanými hodnotami, vyznačený tím, že na jeho analogový vstup /IN/ je připojen invertující vstup komparátoru /K/ a invertující vstup řízeného diferenciálního zesilovače /Z/, výstup komparátoru /K/ je připojen na řídící vstup polarity výstupního signálu /X/ řízeného diferenciálního zesilovače /Z/, výstup řízeného diferenciálního zesilovače /Z/ je připojen na invertující vstup integrátoru /1/, neinvertující vstup integrátoru /1/ je uzemněn, výstup integrátoru /1/ je připojen na neinvertující vstup komparátoru /K/, výstupní svorku interpolátoru /OUT/ a vstup vzorkovací paměti /P/, výstup vzorkovací paměti /P/ je připojen na neinvertující vstup řízeného diferenciálního zesilovače /Z/ a řídící vstup /Y/ vzorkovací paměti /P/ je připojen na logický vstup /0/ interpolátoru.