CS197122B1 - Zapojení generátoru pro vytvoření obdélníkových pulsů - Google Patents

Zapojení generátoru pro vytvoření obdélníkových pulsů Download PDF

Info

Publication number
CS197122B1
CS197122B1 CS437278A CS437278A CS197122B1 CS 197122 B1 CS197122 B1 CS 197122B1 CS 437278 A CS437278 A CS 437278A CS 437278 A CS437278 A CS 437278A CS 197122 B1 CS197122 B1 CS 197122B1
Authority
CS
Czechoslovakia
Prior art keywords
negation
circuit
output
capacitor
resistor
Prior art date
Application number
CS437278A
Other languages
English (en)
Inventor
Lubos Zeman
Original Assignee
Lubos Zeman
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lubos Zeman filed Critical Lubos Zeman
Priority to CS437278A priority Critical patent/CS197122B1/cs
Publication of CS197122B1 publication Critical patent/CS197122B1/cs

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

Vynález se týká zapojení generátoru obdélníkových pulsů se střídou 1:1.
Při návrzích rozmanitých číslicových zařízení se běžně vyskytuje požadavek vytvoření generátoru obdélníkovýoh pulsů se střídou 1:1, a to s využitím minimálního počtu logických členů i pasivních prvků a se spolehlivým nasazováním kmitů.
Dosavadní způsoby řeíení,jako například nesymetrický multivibrátor,vyžadují při realizaci tří logiekých prvků negace.V případě klasického způsobu zapojení dvou negací jako multivibrátoru dochází mnohdy při zatížení k výpadku oscilací,nebo při nabéhnutí napájecího napětí nedojde k nasazeni oscilací vůbec.Dalěí nevýhodou při použití běžného zapojeni multivibrátoru je jeho ladění pomocí dvou kondenzátorů.
Uvedené nedostatky odstraňuje zapojení generátoru pro vytvoření obdélníkových pulsů se střídou 1:1,sestávející z obvodu první negace,obvodu druhé negace,dvou odporů a jednoho kondenzátoru podle vynálezu,jehož podstata spočívá v tom,že první výstup je spojen se vstupem obvoáu druhé negace,s jedním vývodem prvního odporu a s výstupem obvodu první negace.Vstup obvodu první negace je spojen s druhým vývodem prvního odporu a s jedním pólem kondenzátorů.Druhý pól kondenzátorů je epojen s výstupem obvoáu druhé negace,e druhým výstupem a s jedním vývodem druhého odporu.Druhý vývod druhého odporu je spojen s nulovou svorkou zapojení.
Výhodou tohoto zapojení je,že velice jednoduchým způsobem,s využitím pouze dvou aktivních členů,vytváří obáélníkové pulsy o střídě 1:1,a to jak přímého,tak i negovaného průběhu na dvou
197 122
197 122 výstupech zapojení.
Příklad zapojení podle vynálezu je na připojeném výkresu.Na obr.l je schéma zapojení.Na obr.2 je průběh napětí U na vstupu obvodu první negace v závislosti na Saae,včetně označení oblasti citlivosti OC.Na obr. 3 je průběh napětí na výstupu obvodu první negace.
Jednotlivé prvky zapojení je možno charakterizovat takto:
Obvod 1 první negace a obvod 2 druhé negace jsou logické prvky vytvářející logickou funkci negace.Na místo těchto obvodů mohou být při různých modifikacích uváděného zapojeni použita též víeevstupová logická hradla realizující funkoi součin nebo součet,přičemž zbylé vstupy lze využít k blokování generátoru.Druhý odpor £,kondenzátor £ a první odpor £ jsou běžně používané pasivní prvky.
Věechny uváděné logické členy mohou být realizovány integrovanými obvody TTL.
Výstup £ obvodu 1 první negace (obr.l) je spojen s jedním vývodem prvního odporu £,se vstupem 10 obvodu 2 druhé negace a s prvním výstupem 6 zepojení.Výstup 11 obvodu £ druhé negace je spojen jednak s druhým výstupem £ zapojení,jednak přes druhý odpor £ s nulovou svorkou 12 zapojení a jednak přes kondenzátor £ se vstupem 8 obvodu 1 první negace.
Popis funkce vychází ze stavu,kdy kondenzátor £ není nabit (obr.2),na výstupu £ obvodu 1 první negace,a tedy i na vstupu 10 obvodu 2 druhé negace a na prvním výstupu 6 zapojení je signál log 1 (obr.3).Na výstupu 11 obvodu 2 druhé negace,a tedy i na druhém výstupu £ zapojení je pak signál log,0,neboť druhý odpor £ je zkratován na nulovou svorku 12 zapojení přísluěným otevřeným výstupním tranzistorem ve vnitřní struktuře obvodu 2 druhé negace.Vstup 8 obvodu 1 první negace je tudíž také na úrovni log ©.Protože první odpor £ je svým jedním koncem připojen na kondenzátor £ a druhým koncem ne výstup 2 obvodu 1 první negace,kde je úroveň log 1, dochází k nabíjeni kondenzátoru £,a to s časovou konstantou danou součinem hodnot kondenzátoru £ a prvního odporu £. Napětí na kondenzátoru £ a tedy i na vstupu 8 obvodu 1 první negace stoupá.V okamžiku,kdy dosáhne hodnoty dolní hranice citlivosti vstupu 8 obvodu 1 první negace, dojde k inverzi signálu a na výstupu 2 obvodu 1 první negace,na vstupu 10 obvodu 2 druhé negace a na prvním výstupu 6 zapojení vznikne skok do úrovně log 0.Tato log 0 zajistí,že se zavře příslušný výstupní tranzistor ve vnitřní struktuře obvodu 2 druhé negace zkratovávající . dosud druhý odpor £ a otevře se příslušný tranzistor vnitřní struktury připojující výstup 11 obvodu 2 druhé negace přes svůj kolektorový odpor na kladné napájecí napětí.Na výstupu 11 obvodu 2 druhé negace a tudíž i na druhém výstupu £ zapojení dojde ke skoku z nulového napětí do hodnoty dané dělicím poměrem děliče,tvořeného zmíněným kolektorovým odporem ve vnitřní struk túře výstupní části obvodu 2 druhé negace a druhým odporem £.Tento napěťový skok se přenese přes kondenzátor £ na vstup 8 obvodu 1 první negace,čímž se překlene oblast citlivosti vstupu 8 obvodu 1 první negace a napětí na evtupu 8 obvodu 1 první negaoe lze považovat za log 1.Protože na výstupu 2 obvodu 1 první negaoe jo úroveň log 0,dochází přes první odpor £ k vybíjení kondenzátoru £,opět s časovou konstantou danou přibližně součinem hodnot prvního odporu £ a kondenzátoru £.Napěti na vstupu 8 obvodu 1 první negace začíná klesat.V okamžiku áosažení hodnoty horní hranice citlivosti vetupu 8 obvodu 1 první negace dojde opět k inverzi eignálu.Na výstupu 2 obvodu l první negaoe,na vatupu 10 obvodu 2 druhé negaoe,a tady i na prvním výstupu 6 zapojení vznikne skok do úrovně log l.Na výstupu 11 obvodu 2 druhé negace a
197 122 «λ. ,____ι- wín+umi 5. aleAle Αλ .1—avrιΧ **1®« O” - ί·ϊ»ίββνΛπ4 zapojení j® nyní v· stejném stavu jako na pečátku.Celý popsaný cyklus se neustále opakuje.
Vynálezu se využije v Číslicové technice.
PŘEDMĚT VYNÁLEZU

Claims (3)

  1. PŘEDMĚT VYNÁLEZU
    Zapojení generátoru pro vytvoření ohiélníkovýoh pulsů se stříáou lil,sestávající z ohvoAu první negace,ohvoAu Aruhé negace,Aruhého oAporu,konAenzátoru a prvního oAporu,vyznačující se tím,že první výstup (6) je spojen se vstupem (10) ohvoAu
  2. (2) Aruhé negace,s jeAním vývoAem prvního oAporu (5) a s výstupem (9) ohvoAu (1) první negace,jehož vstup (8) je spojen e Aruhým vývoAem prvního oAporu (5) a e jeAním pólem konAenzátoru (4),jehož Aruhý pól je spojen s výstupem (11) ohvoAu (2) Aruhé negace,s Aruhým výstupem (7) zapojení a s jeAním vývoAem Aruhého oAporu (3),jehož Aruhý vývoA je spojen a nulovou svorkou (12).
  3. 3 výkresy
CS437278A 1978-06-30 1978-06-30 Zapojení generátoru pro vytvoření obdélníkových pulsů CS197122B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS437278A CS197122B1 (cs) 1978-06-30 1978-06-30 Zapojení generátoru pro vytvoření obdélníkových pulsů

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS437278A CS197122B1 (cs) 1978-06-30 1978-06-30 Zapojení generátoru pro vytvoření obdélníkových pulsů

Publications (1)

Publication Number Publication Date
CS197122B1 true CS197122B1 (cs) 1980-04-30

Family

ID=5386297

Family Applications (1)

Application Number Title Priority Date Filing Date
CS437278A CS197122B1 (cs) 1978-06-30 1978-06-30 Zapojení generátoru pro vytvoření obdélníkových pulsů

Country Status (1)

Country Link
CS (1) CS197122B1 (cs)

Similar Documents

Publication Publication Date Title
KR950002225A (ko) 파워 온 리셋회로
GB1435973A (en) Logic circuits utilizing insulated gate field effect transistors
ES473448A1 (es) Dispositivo divisor de frecuencia digital y circuito genera-dor de senales de tiempo de video correspondiente
CS197122B1 (cs) Zapojení generátoru pro vytvoření obdélníkových pulsů
RU2280946C1 (ru) Дифференциальный измерительный преобразователь
KR920008758A (ko) 파워-온 리세트회로
JPS5570128A (en) Oscillator circuit
KR930004585Y1 (ko) 구형파 발생회로
RU2224355C2 (ru) Генератор импульсов
SU426321A1 (ru) Кольцевой трехфазный коммутатор
SU834835A1 (ru) Генератор пр моугольных импульсов
SU799109A1 (ru) Мультивибратор
SU1451837A1 (ru) Генератор одиночного импульса
KR970024541A (ko) 로우 패스 필터
SU1170591A1 (ru) Генератор импульсов
SU1378055A1 (ru) Синхронный делитель частоты на 9
SU1398075A1 (ru) Схема выработки сигнала начальной установки
SU817986A1 (ru) Резервированный блокинг-генератор
JPS596616A (ja) ワンシヨツトマルチバイブレ−タ回路
SU408460A1 (ru) Импульсно-потенциальный вентиль
SU434563A1 (ru) Импульсный дифференциальный усилитель
SU1283955A1 (ru) Формирователь одиночных импульсов
SU710024A1 (ru) Устройство дл контрол напр жени
SU1297218A1 (ru) Логический элемент
SU866706A1 (ru) Генератор импульсов