CS196872B1

CS196872B1 - Obvod pro indikaci poklesu napětí nebo překročení doby trvání signálu

Info

Publication number: CS196872B1
Application number: CS836677A
Authority: CS
Inventors: Jan Rejlek
Original assignee: Jan Rejlek
Priority date: 1977-12-14
Filing date: 1977-12-14
Publication date: 1980-04-30

Description

Předmětem vynálezu je obvod, který indikuje pokles vstupního napětí, nebo alespoň jednoho z více vstupních napětí, pod nastavenou hodnotu, nebo překročení nastavené doby trvání signálu, nebo alespoň jednoho z více signálů.

Obvody, které indikují pokles napětí pod nastavenou hodnotu, jsou známy. Jsou známy i obvody, které indikují překročení doby trvání signálu. Není však znám obvod, který by jednoduchým způsobem slučoval obě uvedené funkce.

Podstata vynálezu spočívá v tom, že obvod obsahuje alespoň jeden časovači člen, tvořený časovacím kondenzátorem, nabíjecím odporem, vstupní diodou a oddělovací diodou zapojenými tak, že jeden vývod časovacího kondenzátoru je spojen s nulovou svorkou a jeho druhý vývod je spojen nabíjecím odporem s napájecí svorkou, vstupní diodou se vstupní svorkou a oddělovací diodou s emitorem prvního tranzistoru, přičemž tento emitor prvního tranzistoru je dále spojen přes diodu a omezovači odpor se zdrojem referenčního napětí a společný bod diody a omezovacího odporu je spojen přes kondenzátor s nulovou svorkou. Kolektor prvního tranzistoru je spojen s bází druhého tranzistoru, který má opačný typ vodivosti než první tranzistor, přičemž báze prvního tranzistoru je spojena s kolektorem druhého tranzistoru a současně se středem odporového děliče tvořeného dvěma odpory zapojenými mezi napájecí a nulovou svorku. Emitor druhého tranzistoru je spojen přes zátěž s nulovou svorkou.

Takový obvod je jednoduchý a přitom je schopen indikovat pokles napětí pod nastavenou hodnotu i překročení nastavené doby trvání signálu.

Na připojeném výkresu je znázorněn příklad provedení obvodu podle vynálezu. Časovači kondenzátor 61 je jedním vývodem spojen s nulovou svorkou 71, druhý vývod je spojen nabíjecím odporem 64 s napájecí svorkou 72, vstupní diodou 62 se vstupní svorkou 6 a oddělovací diodou 63 s emitorem tranzistoru 1. Emitor tranzistoru 1 je dále spojen přes diodu 53 a omezovači odpor 52 se zdrojem referenčního napětí 54 a společný bod diody 53 a omezovacího odporu 52 je spojen kondenzátorem 51 s nulovou svorkou 71. Kolektor tranzistoru 1 je spojen s bází tranzistoru 2 a báze tranzistoru 1 je spojena jednak s kolektorem tranzistoru 2, jednak se středem odporového děliče tvořeného odpory 41 a 42 zapojenými mezi napájecí a nulovou svorku 72 a 71. Emitor tranzistoru 2 je spojen odporem 3 a nulovou svorkou 71 a současně je vyveden na výstupní svorku 31. Napájecí svorka 72 je spojena odporem 81 s napěťovou vstupní

196 872

196 872 svorkou 8, druhou vstupní diodou 91 s napěťovou vstupní svorkou 9 a další diodou 91a s napěťovou vstupní svorkou 9a. Je-li proud protékající odporem 64 zanedbatelný proti proudu protékajícímu děličem 41, 42, Je napětí U_B mezi napájecí svorkou 72 a nulovou svorkou 71 rovno nejmenší z hodnot

U₉ + Udsi,

U_9a + Uneja,

R41 + R42 ^Us R81 + R41 -I- R42, kde U₈, resp. U₉, U_9a jsou napětí mezi svorkou 8, resp. 9, 9_a a nulovou svorkou 71, U_D9J, resp. U_D9Ja je úbytek napětí na diodě 91, resp. 91_a v propustném směru a R41, resp. R42, R81 je velikost odporu 41, resp. 42, 81. Pro napětí U_R42 na odporu 42 platí:

Hodnoty odporů 41, 42 a 81 jsou zvoleny tak, aby při poklesu kteréhokoliv z napětí U₈, U₉, U_9a pod stanovenou hodnotu pokleslo napětí U_R42 pod hodnotu U_REF — U_D53 — U_BE1. (Stanovené minimální hodnoty pro napětí U₉ a U_9a musí být stejné J. To má za následek otevření tranzistorů 1 a 2 a na výstupu 31 se objeví napěťový skok.

Claims

PŘEDMĚT

1. Obvod pro indikaci poklesu napětí nebo překročení doby trvání signálu, vyznačuje se tím, že obsahuje alespoň jeden časovači člen tvořený časovacím kondenzátorem (61), nabíjecím odporem (64), stupni diodou (62) a oddělovací diodou (63) zapojenými tak, že jeden vývod časovacího kondenzátóru (61) je spojen s nulovou svorkou (71J a jeho druhý vývod je spojen nabíjecím odporem (64) s napájecí svorkou (72), vstupní diodou (62) se vstupní svorkou (6) a oddělovací diodou (63) s emitorém prvního tranzistoru (1), přičemž emitor prvního tranzistoru (1) je dále spojen přes diodu (53) a omezovači odpor (52) se zdrojem referenčního napětí (54) a společný bod diody (53) a omezovacího odporu (52) je spojen s nulovou svorkou (71) kondenNa vstupní svorce 6 musí být po dobu trvání příslušného vstupního signálu napětí větší než Ur₄₃m + U_BE3, kde Ur₄₂m je napětí, které se vytvoří na odporu 42, mají-li všechna napětí U₈, U₉, U_9a svoji maximální hodnotu. Není-li přítomen příslušný vstupní signál, musí být napětí na vstupní svorce 6 přibližné nulové.

Po dobu trvání příslušného vstupního signálu se časovači kondenzátor 61 nabíjí přes nabíjecí odpor 64. Trvá-li signál tak dlouho, že napětí na časovacím kondenzátóru 61 dosáhne hodnoty U_R42 + U_BEÍ + U_D63, otevřou se tranzistory 1 a 2 a časovači kondenzátor 61 se vybije přes odpor 3, což se projeví jako napěťový skok na výstupu 31.

V případě, že postačí indikovat pokles pouze jednoho napětí pod stanovenou hodnotu, lze toto napětí přivést přímo na napájecí svorku 72. Odpor 81 diody 91, 91a a svorky 8, 9, 9a potom odpadnou.

Obvod podle vynálezu lze výhodně použít zejména v elektronických systémech obsahujících stabilizovaný napájecí zdroj. V tom případe lze jako referenční napětí použít výstupní napětí stabilizátoru a na napěťovou vstupní svorku přivést vstupní napětí pro stabilizátor a tak indikovat jeho pokles pod minimální hodnotu, potřebnou pro správnou funkci stabilizátoru. Sledováním doby trvání některých signálů lze kontrolovat správnou funkci systému.

Obvod podle vynálezu lze realizovat i s tranzistory opačného typu vodivosti a s opačně zapojenými diodami, než je znázorněno na výkresu.

VYNÁLEZU zátorem (51), kolektor prvního tranzistoru (1) je spojen s bází druhého tranzistoru (2), který má opačný typ vodivosti než tranzistor (lj, emitor druhého tranzistoru (2) je spojen přes zátěž (3) s nulovou svorkou (71) a báze prvního tranzistoru (1) je spojena s kolektorem druhého tranzistoru (2) a současně se středem odporového děliče tvořeného odpory (41) a (42) zapojenými mezi napájecí svorku (72J a nulovou svorku (71J.
2. Obvod pro indikaci poklesu napětí nebo překročení doby trvání signálu podle bodu 1, vyznačuje se tím, že napájecí svorka (72) je spojena odporem (81) s napěťovou vstupní svorkou (8) a dále je spojena alespoň s jednou další napěťovou vstupní svorkou (9j vždy přes druhou vstupní diodu (91).