CS195865B1 - Zapojeni diodoreléového klopného obvodu - Google Patents

Zapojeni diodoreléového klopného obvodu Download PDF

Info

Publication number
CS195865B1
CS195865B1 CS230576A CS230576A CS195865B1 CS 195865 B1 CS195865 B1 CS 195865B1 CS 230576 A CS230576 A CS 230576A CS 230576 A CS230576 A CS 230576A CS 195865 B1 CS195865 B1 CS 195865B1
Authority
CS
Czechoslovakia
Prior art keywords
input
circuit
output
summation
product
Prior art date
Application number
CS230576A
Other languages
English (en)
Inventor
Jindrich Cerveny
Original Assignee
Jindrich Cerveny
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jindrich Cerveny filed Critical Jindrich Cerveny
Priority to CS230576A priority Critical patent/CS195865B1/cs
Publication of CS195865B1 publication Critical patent/CS195865B1/cs

Links

Landscapes

  • Logic Circuits (AREA)

Description

Předmětem vynálezu je zapojení diodoreléového klopného obvodu, vhodného pro realizaci čítačů, registrů a děličů v diodoreléové logice, a to zvláště jejich jednodušších typů. S použitím doplňkových přepínacích obvodů je použitelné i pro složitější typy, zvláště obousměrné čítače a registry.
Dosud se v reléových a diodoreléových automatech klopných obvodů buď vůbec neužívá, a jejich potřeba se obchází použitím různých elektromechanických počitadel nebo jiných prvků, nebo se užívá tzv. R—S klopných obvodů, které je odvozeno od známého zapojení dvou negovaných součtových funkcí se vzájemnou křížovou zpětnou vazbou. Kde tyto prostředky nevyhoví, užívá se i prvků bezkontatních, které se pro tyto účely vyrábějí.
Uvedené způsoby řešení mají některé závažné nevýhody, jako jsou zejména nestejné pracovní rychlosti, odlišné signálové napětí, nepřípustnost některých stavů na vstupech a z toho plynoucí možnost vzniku logických hazardů, konstrukční odlišnost, menší životnost elektromechanických prvků apod.
Zapojení diodoreléového klopného obvodu podle vynálezu, složeného z osmi součtových a čtyř součinových obvodů odstraňuje uvedené nevýhody. Jeho podstata spočívá v tom, že prvý vstup zapojení je spojen s prvým přímým vstupem třetího součinového obvodu, jehož výstup je spojen jednak s prvým vstupem sedmého součtového obvodu, a jednak s druhým výstupem zapojení. Druhý vstup zapojení je spojen s prvým přímým vstupem prvého součinového obvodu, jehož výstup je spojen jednak s prvým výstupem zapojení, jednak s prvým vstupem prvého součtového obvodu, jednak s prvým vstupem třetího součtového obvodu, jednak s druhým vstupem sedmého součtového obvodu, a jednak s druhým vstupem pátého součtového obvodu. Výstup pátého součtového obvodu je spojen s druhým přímým vstupem třetího součinového obvodu, jehož inverzní vstup je spojen s výstupem šestého součtového obvodu.
Třetí vstup šestého součtového obvodu je spojen jednak se třetím výstupem zapojení, jednak s výstupem čtvrtého součinového obvodu, a jednak se třetím vstupem osmého součtového obvodu, jehož výstup je spojen s prvým přímým vstupem čtvrtého· součinového obvodu. Druhý přímý vstup čtvrtého součinového obvodu je spojen s osmým vstupem zapojení, jehož třetí vstup je spojen s druhým vstupem prvého součtového •obvodu. Výstup prvého· součtového obvodu je spojen s druhým přímým vstupem prvé195865 ho součinového obvodu, jehož inverzní vstup je spojen s výstupem druhého součtového obvodu. Třetí vstup druhého součtového obvodu je spojen jednak s druhým vstupem čtvrtého součtového obvodu, jednak s prvým vstupem šestého součtového obvodu, jednak s prvým vstupem osmého součtového obvodu, jednak se čtvrtým výstupem zapojení, a jednak s výstupem druhého součinového obvodu, jehož druhý přímý vstup je spojen se sedmým vstupem zapojení. Šestý vstup zapojení je spojen s prvým vstupem čtvrtého součtového obvodu, jehož výstup je spojen s prvým přímým vstupem druhého součinového^ obvodu. Inverzní vstup druhého součinového obvodu je spojen s výstupem třetího součtového obvodu, jehož druhý vstup je spojen s pátým vstupem zapojení. Čtvrtý vstup zapojení je spojen s prvým vstupem druhého součtového obvodu, jehož druhý vstup je spojen jednak s devátým vstupem zapojení, jednak s druhým vstupem osmého součtového obvodu, a jednak s druhým vstupem šestého součtového obvodu. Inverzní vstup čtvrtého součtového obvodu je spojen s výstupem sedmého součtového obvodu.
Výhodou zapojení diodoreléového klopného obvodu podle vynálezu je jeho jednoduchost a vhodnost pro sestavování všech běžných a potřebných typů děličů, čítačů a registrů, neboť má stejnou pracovní rychlost jako ostatní logické obvody automatu, stejné signálové napětí, stejnou odolnost proti rušivým signálům, výstupní stavy jsou pro' všechny kombinace vstupních signálů jednoznačně definovány a lze jej sestavit z běžně vyráběných prvků stejné konstrukce s ostatními obvody automatu.
Zapojení je proto vhodné zejména pro použití v diodoreléových automatech, lze je však využít i v zařízeních čistě reléových nebo bezkontaktních a kombinovaných. Podstatnou výhodou je i skutečnost, že nepoužívá žádaných zpožďovacích a impulsních obvodů, takže jeho funkce je časově stálá a není ovlivňována změnou parametrů součástí zpožďovacích obvodů vlivem stárnutí, jak tomu často bývá u jednoduchých obvodů bezkontaktních. Další výhodou je, že vstupy, které nejsou právě v daném konkrétním použití právě zapotřebí lze při sestavování zapojení z běžně vyráběných obvodů prostě vynechat, čímž odpadnou i příslušné vstupní součtové diody anebo· naopak, je-li výjimečně zapotřebí počet některých vstupů rozšířit, lze tak jednoznačně učinit přidání dalších součtových diod, a to i dodatečně při uvádění do provozu.
Zapojení je navrženo s použitím pouze dvou jednoduchých typů obvodů, a to součtového obvodu pro jeden, dva, tří či více vstupů, který se jednoduše realizuje s použitím jedné, dvou, tří nebo více diod, které mají při kladné logice vzájemně spojené katody a tyto vyvedené jako výstup, přičemž jejich anody představují jednotlivé vstupy, při záporné logice naopak. Dále se užívá součinových obvodů se třemi vstupy, z nichž dva jsou přímé a jeden inverzní. Tento· součinový obvod je obvykle realizován jedním relé, jehož cívka je zapojena v sérii s odporem, přičemž jeden pól cívky tvoří jeden z přímých vstupů, druhý pól cívky spojený s jedním pólem odporu je vyveden jako inverzní vstup a druhý pól odporu je spojen s jedním pólem napájení. Druhý přímý vstup tvoří jeden pól pracovního kontaktu relé, jehož druhý pól je vyveden jako· výstup součinového obvodu. Druhý pól napájení je zároveň zdrojem jednotkového logického signálu, přičemž nulovým logickým signálem je buďto stav bez napětí, nebo spojení s prvým pólem napájení. Tyto součinové obvody jsou v diodoreléové logice zcela běžné a jde o nejpoužívanější logické obvody.
Z popsaných velmi jednoduchých součtových a součinových obvodů je navrženo zapojení diodoreléového klopného obvodu podle vynálezu, jehož příklad je naznačen na připojeném schématu, kde je použito osmi součtových a čtyř součinových obvodů, a které jsou vzájemně propojeny tak, že prvý vstup 13 zapojení je spojen s prvým přímým vstupem 61 třetího součinového obvodu 11, jehož výstup 64 je spojen jednak s prvým vstupem 47 pátého součtového obvodu 5, jednak s prvým vstupem 54 sedmého součtového obvodu 7, a jednak s druhým výstupem 23 zapojení. Druhý vstup 14 zapojení je spojen s prvým přímým vstupem 39 prvého součinového obvodu 9, jehož výstup 42 je spojen jednak s prvým výstupem 22 zapojení, jednak s prvým vstupem 26 prvého součtového obvodu 1, jednak s prvým vstupem 33 třetího součtového obvodu 3, jednak s druhým vstupem 55 sedmého součtového obvodu 7 a jednak s druhým vstupem 48 pátého součtového obvodu 5. Výstup 49 pátého součtového obvodu 5 je spojen s druhým přímým vstupem 62 třetího součinového obvodu 11, jehož inverzní vstup 63 je spojen s výstupem 53 šestého součtového obvodu 6.
Třetí vstup 52 šestého součtového obvodu 6 je spojen jednak se třetím výstupem 24 zapojení, jednak s výstupem 68 čtvrtého· součinového obvodu 12 a jednak se třetím vstupem 59 osmého součtového obvodu 8, jehož výstup 60 je spojen s prvým přímým vstupem 66 čtvrtého součinového obvodu
12. Druhý přímý vstup 67 čtvrtého součinového obvodu 12 je spojen s osmým vstupem 20 zapojení, jehož třetí vstup 15 je spojen s druhým vstupem 27 prvého součtového obvodu 1. Výstup 28 prvého součtového obvodu 1 je spojen s druhým přímým vstupem 40 prvého součinového obvodu 9, jehož inverzní vstup 41 je spojen s výstupem 32 druhého součtového obvodu 2. Třetí vstup 31 druhého· součtového obvodu 2 je spojen jednak s druhým vstupem 37 čtvrtého součtového obvodu 4, jednak s prvým vstupem 50 šestého součtového obvodu 6, jednak s prvým vstupem 57 osmého součtového obvodu 8, jednak se čtvrtým výstupem 25 zapojení, a jednak s výstupem 46 druhého součinového obvodu 10, jehož druhý přímý vstup 45 je spojen se sedmým vstupem 19 zapojení. Šestý vstup 18 zapojení je spojen s prvým vstupem 36 čtvrtého součtového obvodu 4, jehož výstup 38 je spojen s prvým přímým vstupem 44 druhého součinového obvodu 10. Inverzní vstup 43 druhého součinového obvodu 10 je spojen s výstupem 35 třetího součtového obvodu 3, jehož druhý vstup 34 je spojen s pátým vstupem 17 zapojení. Čtvrtý vstup 16 zapojení je spojen s prvým vstupem 29 druhého součtového obvodu 2, jehož druhý vstup 30 je spojen jednak s devátým vstupem 21 zapojení, jednak s druhým vstupem 58 osmého součtového obvodu 8, a jednak s druhým vstupem 51 šestého součtového obvodu 6. Inverzní vstup 65 čtvrtého součinového obvodu 12 je spojen s výstupem 56 sedmého součtového obvodu 7.
V praktickém použití se impulsní signály, které mají být děleny, čítány nebo registrovány přivádí na druhý vstup 14 nebo na šestý vstup 19 zapojení nebo na oba současně podle typu realizovaného děliče, čítače nebo registru, přičemž jako hradící vstupy jsou použity buďto třetí a šestý vstup 15 a 18 zapojení, určené pro hrazení logickou nulou nebo čtvrtý a pátý vstup 16 a 17 zapojení, určené pro hrazení logickou jedničkou. Tyto hradící vstupy lze podle potřeby buďto rozšiřovat logickými součty za použití dalších součtových diod, což je možné i u dalších vstupů zapojení, nebo lze v případě, že některý z těchto· vstupů není právě v konkrétním případě zapotřebí jej prostě vynechat i příslušnou diodu v součtovém obvodu.
Devátý vstup 21 zapojení slouží obvykle pro nulování a zapojení lze jednoduše rozšířit o· další obdobné vstupy pro případ potřeby paralelního vkládání informace, přednastavení a podobně. Výstupy 42 a 46 pr-

Claims (1)

  1. PREDMĚT
    Zapojení diodoreléového klopného obvodu, složeného z osmi součtových a čtyř součinových obvodů, vyznačené tím, že prvý vstup (13) zapojení je spojen s prvým přímým vstupem (61) třetího součinového obvodu (11), jehož výstup (64) je spojen jednak s prvým vstupem (47) pátého součtového obvodu (5), jednak s prvým vstupem (54) sedmého 'součtového obvodu (7), a jednak s druhým výstupem (23) zapojení, jehož druhý vstup (14) je spojen s prvým přímým vstupem (39) prvého součinového obvodu (9), jehož výstup (42) je spojen jednak s prvým výstupem (22) zapojení, jednak s prvým vstupem (26) prvého součtového obvodu (1), jednak s prvým vstupem (33) třetího součtového obvodu (3), jednak s druvého a druhého součinového obvodu 9 a 10, které vloženou informaci podržují pouze po dobu trvání vstupního impulsu jsou jednak vyvedeny jako prvý a čtvrtý výstup 22 a 25 zapojení, pokud jsou zapotřebí, což je často výhodné a u registrů i potřebné, neboť zde je právě vkládaná informace ihned k dispozici ve formě impulsu, jednak jsou zaváděny jako přechodná zpětná vazba vždy na jeden vstup, například na prvý vstup 26 a druhý vstup 37 prvého a čtvrtého· součtového obvodu 1 a 4, kde plní funkci záznamu nebo přídrže a na prvý vstup 30 a třetí vstup 31 čtvrtého a druhého součtového obvodu 4 a 2, kde plní funkci mazání nebo blokování. Dále jsou obdobně zavedeny na jeden vstup například na druhý a prvý vstup 48 a 57 pátého a osmého součtového obvodu 5 a 8, kde opět plní funkci záznamu a na jeden vstup, například druhý vstup 55 a prvý vstup 50 sedmého a šestého součtového obvodu 7 a 6, kde opět plní funkci mazání. Na třetí a čtvrtém součinovém obvodu 11 a 12 probíhá teprve vlastní uchování informace. Jejich výstupy 64 a 68 jsou jednak vyvedeny na výstupy druhý 23 a třetí 24 zapojení pro odběr informace po celou dobu jejího uchovávání, jednak jsou zavedeny jako zpětné vazby vždy na jeden vstup, například prvý a třetí vstup 47 a 59 pátého a osmého součtového obvodu 5 a 8 pro funkci záznamu a vždy na jeden vstup, například prvý vstup 54 a třetí vstup 52 sedmého a šestého součtového obvodu 7 a 6 ve funkci mazání. Prvý a osmý vstup 13 a 20 zapojení slouží jako podminovací, lze jimi podmínit vložení informace a není-li této funkce zapotřebí, připojí se na trvalý zdroj logické jedničky.
    Zapojení se využije při sestavování děličů, čítačů a registrů z jednotlivých dlodoreléových obvodů v reléových a diodoreléových automatech a zařízeních, kde umožní využít nových způsobů práce automatů, přenosu signálu a podobně.
    VYNALEZU hým vstupem (55) sedmého součtového obvodu (7), a jednak s druhým vstupem (55) sedmého součtového obvodu (7), a jednak s druhým vstupem (48) pátého součtového obvodu (5), jehož výstup (49) je spojen s druhým přímým vstupem (62) třetího součinového obvodu (11), jehož inverzní vstup (63) je spojen s výstupem (53) šestého součtového obvodu (6), jehož třetí vstup (52) je spojen jednak se třetím výstupem (24) zapojení, jednak s výstupem (68) čtvrtého součinového obvodu (12), a jednak se třetím vstupem (59) osmého součtového obvodu (8), jehož výstup (60) je spojen s prvým přímým vstupem (66) čtvrtého součinového obvodu (12), jehož druhý přímý vstup (67) je spojen s osmým vstupem (20) zapojení, jehož třetí vstup (15) je spojen s druhým vstupem (27) prvého součtového obvodu (lj, jehož výstup (28] je spojen s druhým přímým vstupem (40) prvého součinového obvodu (9), jehož inverzní vstup (41) je spojen s výstupem (32) druhého součtového obvodu (2), jehož třetí vstup (31) je spojen jednak s druhým vstupem (37) čtvrtého součtového obvodu (4), jednak s prvým vstupem (50) šestého součtového obvodu (6), jednak s prvým vstupem (57) osmého součtového obvodu (8), jednak se čtvrtým výstupem (25) zapojení a jednak s výstupem (46) druhého součinového obvodu (10), jehož druhý přímý vstup (45) je spojen se sedmým vstupem (19) zapojení, jehož šestý vstup (18) je spojen s prvým vstupem (36) čtvrtého součtového obvodu (4), jehož výstup (38) je spojen s prvým přímým vstupem (44) druhého součinového obvodu (10), jehož inverzní vstup (43) je 'spojen s výstupem (35) třetího součtového obvodu (3), jehož druhý vstup (34) je spojen s pátým vstupem (17) zapojení, jehož čtvrtý vstup (16) je spojen s prvým vstupem (29) druhého součtového obvodu (2), jehož druhý vstup (30) je spojen jednak s devátým vstupem (21) zapojení, jednak s druhým vstupem (58) osmého součtového obvodu (8) a jednak s druhým vstupem (51) šestého součtového obvodu (6), přičemž inverzní vstup (65) čtvrtého' součinového obvodu (12) je spojen s výstupem (56) sedmého součtového obvodu (7).
CS230576A 1976-04-07 1976-04-07 Zapojeni diodoreléového klopného obvodu CS195865B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS230576A CS195865B1 (cs) 1976-04-07 1976-04-07 Zapojeni diodoreléového klopného obvodu

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS230576A CS195865B1 (cs) 1976-04-07 1976-04-07 Zapojeni diodoreléového klopného obvodu

Publications (1)

Publication Number Publication Date
CS195865B1 true CS195865B1 (cs) 1980-02-29

Family

ID=5359781

Family Applications (1)

Application Number Title Priority Date Filing Date
CS230576A CS195865B1 (cs) 1976-04-07 1976-04-07 Zapojeni diodoreléového klopného obvodu

Country Status (1)

Country Link
CS (1) CS195865B1 (cs)

Similar Documents

Publication Publication Date Title
US2741758A (en) Magnetic core logical circuits
US3997798A (en) Circuit arrangement for gating out pulses and/or pulse gaps whose duration is shorter than a given test period tp from a sequence of digital pulses present at the input end
KR960024806A (ko) 다중클럭 선택권을 가지는 마이크로프로세서에서의 자기구성 속도경로
US4134026A (en) Mechanical switch circuit comprising contact conditioning means
USRE26082E (en) Asynchronous binary counter register stage with flip-flop and gate utilizing plurality of interconnected (nor) log- ic circuits
CS195865B1 (cs) Zapojeni diodoreléového klopného obvodu
US4633098A (en) Flip-flop circuit with built-in enable function
GB772965A (en) Shifting registers
Aleksander et al. Tunnel devices as switching elements
US3613017A (en) Logic circuit
DE1158878B (de) Anordnung zur zentralen Erfassung von an einer Anzahl von oertlich getrennten Messstellen anfallenden Messgroessen
SU507944A1 (ru) Реверсивный счетчик импульсов
US4227070A (en) Electrical totalizer
US3124701A (en) Richard l
US4336445A (en) Electrical totalizer
SU1053290A1 (ru) Делитель частоты следовани импульсов с переменным коэффициентом делени
SU917306A1 (ru) Триггер
US3439350A (en) Magnetic core counter and shift register
SU790300A1 (ru) Диодный переключатель тока
SU1322467A1 (ru) Пересчетна схема в коде Фибоначчи
IL43332A (en) Voltage adapting arrangement between switching units of switch circuit series and outer circuits
JP3060494B2 (ja) フリップフロップ
JPS5915411B2 (ja) ケイスウカイロ
RU1803974C (ru) Счетчик импульсов в Р-кодах Фибоначчи
US3540016A (en) Magnetic storage integrated circuit for performing logical functions