CN85205036U - 超步进跟踪式数控交流稳压器 - Google Patents

Abstract

本实用新型公开了一种新型数控交流稳压器。它采取超步进跟踪数字控制电路选通两位四组双向可控硅达到稳压的目的。由于采取了过零导通连续脉冲触发电路及全部集成化设计，整机抗干扰能力强，工作稳定，体积小重量轻。特别是采用半周多脉冲时钟电路使实现超步进电压调节，从而大大提高了响应速度。特别适合对电压质量要求较高的场合，例如微机等仪器。

Description

本实用新型涉及到一种新型稳压电源，它适用于各种精密电子仪器，特别是适用于要求较高响应速度的仪器，如电子计算机之类。

大多数电子仪器都要求供给稳定的电源电压。在某些特殊场合不但电压要求波动值小，而且要求瞬时调整的响应速度快。目前国内大量生产和使用的仍然是614系列的电子交流稳压器，它响应速度慢（约0.2～0.5秒），连续工作时间短（额定8小时），结构笨重（约20～30KG／KVA）各种技术指标均十分落后。近年我国相继出现稳压变压器和参数变压器式的交流稳压电源，虽然克服了非连续工作的缺点，且抗干扰能力和可靠性均有较大的进步，但仍有波形失真大（约10％），工作噪声大（40～60分贝），产品一至性差，笨重（20KG／KVA）等缺点。国外现已研制出应用数字技术和微机控制的交流稳压电源，在性能上有很大改进，但结构复杂，造价昂贵，一般采用半周步进式调压电路。目前改进步进数控交流稳压器是发展的方向。

本实用新型的目的是采用先进的跟踪数控电路及超步进时控技术，用最少的原件巧妙组合成最简电路，以全面改善交流稳压电源的技术性能，包括减少重量、提高可靠性，抗干扰能力，尤其是提高响应速度，以适应微型计算机的需要。

为完成以上发明目的，本实用新型从控制技术和整机结构上采用特殊设计，具体构思如下：

本机采用数控技术省略了笨重的调感器件和谐振电容，可以大幅度减轻仪器重量，通用型采用自耦变压器（T₁）输出，重量约5～6kg／kVA，计算机专用型可采用超隔离型变压器（T₂），重量可达10kg／kVA。为提高整机的可靠性，采用可控硅过O导通技术，无电流冲击，可控硅不需承受很高的阻断电压。整机电路采取CMOS数字集成块组合，干扰容限大，能避免可控硅误导通，大大提高抗干扰能力。

本机的设计关键是采用跟踪式数控电路和半周多脉冲时钟发生电路。跟踪式数控电路采用输出反馈采样控制计数器加减计数，利用输出的数码选择可控硅导通，即决定调压步进的方向。为保证响应速度，计数器采用超步进计数方法。计数器采样计数选通在每个时钟脉冲的上升沿，时钟电路在每半周产生多个脉冲。现以半周三脉冲时钟电路为例说明超步进计数的设计思想：时钟脉冲（CP）由50H₂电压检O采样处理形成三个脉冲（CP₁，CP₂，CP₃），控制计数器形成每半周三次采样计数，从而使每半周电压调整可实现1、2、3步。即响应速度可达24V／H₂，从而实现超步进调节。超步进调节的逻辑思想是这样实现的：（参考图1）每半周产生的三个时钟脉冲（CP₁，CP₂，CP₃）分别对应电压波形滞95°，115°135°。当输出电压符合额定标准值范围（220±1％），调整采样滤波电容器的放电常数使CP₂对应的电压U_C落在标准范围之内（222·2V～217·8V）使CP₁对应的电压值范围在大于222·2V之外，CP₃对应电压值小于217·8V之外，配合采样比较控制使计数器在CP₁脉冲来到时完成加计数，CP₂不计数，CP₃减计数，从而使每半周计数器的跃进步累积数为＋1＋0＋（－1）＝0。如果输出电压升高超过222·2V，则CP₂对应的U_C升高。在CP₂上升沿采样时就要使计数器形成加计数，从而使计数器可能形成＋1＋1＋（－1）＝1，从而计数器增1。如果电压更高可能使半周计数器计数完成＋1＋1＋0＝2或＋1＋1＋1＝3，从而实现每半周步进三个档次，即完成三步进周节。只要适当调节采样电路的放电阻（图5R）可以很好的控制放电斜率，从而完成正三步或负三步 的跳跃式调节，实现较高的响应速度，其调节示意图见图（2）。

本实用新型的设计思想又一关键是跟踪采样和代上下限位的计数电路，具体设计思想如下：输出采样径峰值检波成为直流信号，为保证每半周都能正确采样设置了洩放电阻。改变了电阻值可以控制滤波电容的放电斜率以保证三脉冲或更多脉冲计数的需要。采样电压经窗口比较器与预置标准电压上下限进行双比较，如落在标准区间之内两比较器输出均为“0”电平，经或非门后输出“1”电平，输出保持信号（IC）使计数器处于保持状态，任一比较超出标准值区间保持信号（IC）以低电平输入计数器，计数器处于加减计数状态，加减计数的信号（m）由比较器直接输出。加计数输出“1”电平，减计数输出“0”电平，为保证计数器的正常工作，对加减信号（m）进行进一步处理，主要是为了适应电网电压持续超出额定稳压值范围的特殊场合。此时计数器可能正处于“1111”或“0000”状态下，为保证“1111”不会因加1产生“0000”而造成失误调节，设置了代上下限位的计数控制器，经上下限位处理后输出加减信号（M），这样加在计数器上的控制信号每半周有三个时钟信号（CP₁，CP₂，CP₃）控制计数信号（M）和保持信号（I_C）。计数器可采用集成电路OC4516组成，计数器采样计数在每个CP脉冲的上升沿，IC输出“1”计数器保持不变，M输出“1”加计数输出“0”减计数，在每两个CP之脉冲之间有四位二进制数输出，相当于一个寄存器，输出的四位二进制数码经译码器译码后控制变压器初级线圈上的8个可控硅导通完成电压调节，由于采取了半周多脉冲时钟电路使电压调节有可能在每半周步进可能为1步、2步、3步，从而大大提高输出电压的质量和响应速度。

本实用新型的又一特点是采用了代过流保护的电流过O导通技术。由于负载的性质不同，输出电流与输出电压存在相位差，电压O点却并非电流O点，为保证可控硅的切换，应选择电流为O时瞬间切换，这即电流过O导通技术。本实用新型用电流检O电路（图8）控制一个环形振荡器发出连续选通脉冲。由于可控硅关断后尚需约30U_S时间才能处于阻断状态，所以采用环形振荡延迟电路并代有过流保护禁止端，当检“0”脉冲为“1”且过流保护端非禁止时振荡器连续发出选通脉冲，选通脉冲直至可控硅正常导通维持住后才停止。

本机可采用CC4555组成双四选一译码器，它的功能表如下：

计数器输出的四位二进制代码，经CC4555把低两位和高两位分别选通一只双向可控硅，这种两位一组编码方式的优点是较每位选通一只可控硅的方法使同时工作的可控硅数目减少一倍，输出变压器的抽头也减少一倍，有利用提高整机运行的可靠性，简化变压器制作工艺。

本机采用的变压器可为自耦式或超隔离式的，后者主要是为了提高抗干扰抑制比以适用于计算机等特殊场合（如图13）。设计调压为每步4伏，四位数字可调16步，调节范围为4×16＝64伏，因采用两位一组编码选通所以变压绕组为低两位4步，每步四伏；高两为四步，每步12伏。

下面结合附图进一步说明本实用新型的目的是如何实施的。

图1为半周三脉冲采样示意图。

图2为三脉冲计数电压步进图。

图3为代可控硅原边调节的变压器图

图4为整体电原理框图。

图5为跟踪式数控电原理图。

图6为代限位控制计数器原理图。

图7为半周三脉冲时钟电原理图。

图8为译码器输入输出连接示意图。

图9为代过流保护选通脉冲产生电路图。

从图4可以看到整机具有一个跟踪数控电路（A），它起到的作用是根据来自输出变乘器的采样电压（U₁₂）反馈控制计数器的四位二进制码输出（Q₁～Q₃）然后通过译码器（C）选择相应可控硅导通，确定变压器（D）原边线圈的连接方式达到输出电压调节的目的。另外具有一个代禁止端的跟踪式数控电路（B），它所起的作用是产生可控硅选通脉冲，保证译码器所选择的可控硅能够可靠选通，选通脉冲信号直接输入译码器电路。所谓代有禁止端系当负载过大时过流采样电路会产生一个禁止信号切断选通信号从而起到过流保护作用。图1中的    U    为交流稳压器的输出，5，6端为输出电压的采样端。

从图4中还可以看出跟踪式数控电路（A）主要由模拟采样电路（A₁），窗口比较器（A₂），代有上下限位的加减控制器（A₃），计数器（A₃），反相器（A₅）和时序控制电路（A₆）所组成。更进一步的电原理图见图6。采样电压自输出变压器5，6端经检波后取出采样信号（N）送入窗口比较器和标准电压（S₁S₇）进行双比较，窗口比较器由两个运算放大器和一个或非门组成，比较后的信号从两处输出；一个是保持信号（IC）由或非门输出端引出，一个是加减控制信号（m）由一个运算放大器的输出端引出，由图6中可见当N＞S₁时，m为“1”，加计数，当N＜S₁时m为“0”减计数，当S₁＞N＞S₂时或非门输出“1”由于IC信号有优先权所以减计数不起作用，只有N＜S₂且IC为“0”减计数起作用。加减计数信号（m）送入加减控制器（A₃）；它由四个与非门组成（A₃₁A₃₂A₃₃A₃₄），其中与非门A₃₁和计数器输出端（Q₀Q₁Q₂Q₃）相连，与非门（A₃₂）和反相器的输出端相连，其输出端再和加减信号（m）相与后输出与非门（A₃₁）的输出信号相与最后从与非门（A₃₄）输出端引出真正的加减信号M到计数器，由图可见信号M的值取决于下列公式：

M＝ Q₀· Q₁· Q₂ Q₃+ Q₀Q₁Q₂Q₃ ·m

这样当计数值为“1111”，且m＝“1”时，保证输出M＝“0”从且避免了计数器由于加1翻转成为“0000”从而使可控硅步进方向反转的错误调节。显然当计数为“0000”时m＝“0”也能使M＝“1”从而保证避免类似错误。

计数器可由CC4516组成四位二进制输出电路，其输出（Q₀～Q₃）直接送给译码器，计数器采样计数除受IC和M的调控外，它必须由时钟脉冲选通。时钟脉冲电路包括移相、检波、限幅的单稳延时电路和环形振荡器所组成，来自整机电源变压器（图3中T₃）的采样电压（3，4）经移相95°检波限幅后由单稳电路输出一个约330US的脉冲（CP）电压到环形振荡器的控制端，环形振荡器中引出的振荡脉冲形成延迟92°－97°，112°～117°，132°～137°的三个连续脉冲（CP₁CP₂CP₃），这三个脉冲直接送到计数器的选通输入端使计数器实现每半周三个采样累加计数，从而实现超步进控制。

计数器输出的数码（Q₀～Q₃）分为高低两位输入（Q₀Q₁，Q₂Q₃），译码器按每两位编组形成高低各4位输出（见图8），分别对应变压器原边上的八只双向可控硅。译码器上另有一输入端是可控硅选通脉冲输入端。脉冲信号来自于选通脉冲产生电路（B），（见图9）

选通脉冲产生电路包括电流检D电路（B₁），环形振荡器和过流禁止脉冲电路。其中由环形振荡电路可连续发出选通脉冲。由图9可以看出环形振荡电路由三个与非门组成（K₁K₂K₃）其中K₁的一个输入端和检O脉冲电路输出端相连，以保证触发脉冲电流过O发出，K₃的一个输入端与过流脉冲电路的输出端相连，以保证在电流过大时禁止触发脉冲产生。电流检O电路由双向二极管采样，两个运算放大器组成的双比较电路，以保证电流为O时通过或非门输出一个脉冲进入K₁输入端。过流禁止电路包括检波电路和由NPN、PNP晶体管组成的复合管式单稳态电路，当电流过大时复合管迅速饱合，输出一个过流禁止信号到与非门K₃的输入端，电路工作时如可控硅导通不稳，环形振荡器会继续发出脉冲直至可控硅正常导通为止。

综上所述本实用新型采用跟踪采样，限位计数，数控超步进调节，连续选通脉冲触发等一系列先进技术，本文列举的电路可采用CC系列及下×324集成电路块巧妙组合而成，使本机具有体积小，抗干扰能力强的优点。

Claims (14)

1、一种利用数字电路调节可控硅导通的交流稳压器，其特征在于其有一个跟踪式数控电路(A)，一个带有禁止端的延迟触发可控硅脉冲产生电路(B)，译码器(C)和编组可控硅调节的输出变压器(D)，整机工作时数控电路(A)产生的编码信号通过译码器选择导通可控硅，脉冲产生电路(B)发出的脉冲控制被选择的可控硅准确导通。

2、如权利要求1所说的交流稳压器，其特征在于跟综式数控电路由模拟采样电路（A₁），，窗口比较器（A₂）带有上下限位的加减控制器（A₃），计数器（A₄），反相器（A₅）和时序控制电路（A₆）所组成；数控电路工作时采样电路输出的采样电压值（N）送入窗口比较器和预置标准电压值（S₁，S₂）相双比较后送出加减信号（m）和保持信号（IC）；加减信号（m）送至限位控制器（A₃）的输入端经限位判断处理后输出一个加或减的信号（M）至计数器输入端，保持信号（IC）则由窗口比较器直接送至计数器另一输入端；时序控制电路发出的脉冲信号（CP）直接加在计数器的选通输入端，计数器在每次脉冲的上升沿完成一次采样计数。

3、如权利要求2所说的交流稳压器，其特征在于窗口比较器是由两个运算放大器和一个或非门组成的，两个运算放大器输出端连接或非门两个输入端，采样电压值（N）和基准电压上下限值（S₁，S₂）由运算放大器输入端置入；电路工作时或非门输出端引出保持信号（IC），由一个运放的输出端引出加减信号（m）。

4、如权利要求2所说的交流稳压器，其特征在于代上下限位的加减控制器由四个与非门组成，与非门（A₃₁）的输入端与计数器输出端相连接，与非门（A₃₂）的输入端和通过一反相器和计数器输出端相连接，与非门（A₃₁）的输入端与来自窗口比较器的加减信号（m）相与输入与非门（A₃₃），再由A₃₃和A₃₂的输出端相与后由A₃₄引出加减信号（M）。

5、由权利要求2所说的交流稳压器，其特征在于计数器具有四位二进制代码输出端（Q₀Q₁Q₂Q₃），且和反相器输入端，上限位与非门（A₃₁）及译码器相连，另具有接收加减信号（m），保持信号（IC）和时序控制脉冲信号（CP）的输入端。

6、如权利要求2所说的交流稳压器，其特征在于反相器输出的四位二进制代码（ Q₀ Q₁ Q₂ Q₃）直接送入与非门（A₃₂）。

7、如权利要求2所说的交流稳压器，其特征在于时序控制电路是由移相器，检波器，限幅器，单稳延时电路和环形振荡器组成的每半周多次采样脉冲时钟电路，由环形振荡器中引出的多脉冲信号（CP）直接送入计数器。

8、如权利要求2或7所说的交流稳压器，其特征在于时序控制电路采用的是每半周三次采样脉冲时钟电路，三脉冲信号（CP₁CP₂CP₃）对电压波形的延迟分别为93°－97°，103°－117°，133°－137°；工作时每半周使计数器完成三次采样计数。

9、如权利要求1所说的交流稳压器，其特征在于触发可控硅的脉冲产生电路包括电流检O脉冲电路（B₁）环形振荡器（B₂）和过流禁止脉冲电路（B₃），其中环形振荡电路中包括三个与非门（K₁K₂K₃）其中一个（K₁）的输入端接检O脉冲，另一个（K₃）的输入端接过流禁止脉冲。

10、如权利要求9所说的交流稳定器，其特征在于电流检O电路包括双向二极管采样电路，两个运算放大器组成的双向比较电路及或非门输出电路，且由或非门的输出端引出一个保证可控硅过O导通的脉冲信号至与非门（K₁）的输入端。

11、如权利要求9所说的交流稳压器，其特征在于过流禁止电路包括互感采样电路，检波电路和由NPN，PNP型晶体管组成的复合管式单稳电路，且过流脉冲信号由复合管输出极引出至与非门（K₃）的禁止端。

12、如权利要求1所说的交流稳压器，其特征在于译码器是MC4555集成电路连接成两位一组的译码选通电路，具有选通八只可控硅的输出端，及一个控制选通的输入端。

13、如权利要求1所说的交流稳压器，其特征在于变压器（D）原边线圈具有八个抽头，分为两两个组，分别接八个可控硅，变压器是自耦式的或超隔离式的。

14、如权利要求1或2或9或12所说的交流稳压器，其特征在于窗口比较器，半周多脉冲时钟电路，上下限位计数控制电路，触发可控硅脉冲产生电路，计数器，反相器，译码器全部由CC系列和下×324集成电路连接组成。

Images