CN85107577A - 包括计算复数模的数字电路的电路结构 - Google Patents
包括计算复数模的数字电路的电路结构 Download PDFInfo
- Publication number
- CN85107577A CN85107577A CN85107577.0A CN85107577A CN85107577A CN 85107577 A CN85107577 A CN 85107577A CN 85107577 A CN85107577 A CN 85107577A CN 85107577 A CN85107577 A CN 85107577A
- Authority
- CN
- China
- Prior art keywords
- multiplier
- circuit
- input end
- adder
- constant multiplier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/552—Powers or roots, e.g. Pythagorean sums
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/552—Indexing scheme relating to groups G06F7/552 - G06F7/5525
- G06F2207/5525—Pythagorean sum, i.e. the square root of a sum of squares
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
本电路由计算零阶近似值的基本电路组成。 加上至少一个校正电路可扩展成计算一阶或高阶 近似值。基本电路包括第一加法器,第二加法器; 第一乘法器,第二乘法器,第一绝对值电路,第 二绝对值电路和第三绝对值电路,第三绝对值电 路插在减法器和第二乘法器的输入端之间。第二 乘法器的输出端与第二加法器的一个输入端相连。 其输出信号是复数模(B)的零阶近似值。两个 输入信号(x,y)之一经过第一或第二绝对值 电路之一馈送到减法器的两个输入端和第一加法 器上。
Description
在一些采用幅度调制的数字传输系统中,对90°相移信号的解调来说。需要计算信号的幅度值
即,复数值X+jy。
某些场合需要采用正交信号解调技术,例如调幅立体声系统(美国)和DE-053114063所公开的电路(见图3)
模B可以用电子仪器计算求得,用已知的方法,例如借助于表格和/或多项式逼近。先对x平方和y平方,然后求平方根。另一方法是利用对数表。
本发明涉及一种数字电路结构,通过基本电路,近似计算两个数值x和y构成的复数x+iy的模。
本发明的目的是为了提供一种数字电路结构,这种电路可以在一小块片子上以集成电路的形式制成。经过改进,可用在图象应用方面。
后面权利要求1所述的装置满足了此目的。
下面参照附图说明根据本发明的电路结构及其改进,改进的特征见从属权项。
图1:基本电路的方框图
图2:图1电路的一种改进型,用以计算复数x+y模的更高阶近似值。
图3到图5给出了当x=CoSP作为一个输入信号。y=Sinp作为另一个输入信号时,本发明的基本电路所产生的计算误差,以及基本电路的改进型所产生的计算误差。
图1所示为基本电路,它能够根据下列方程产生复数模B的零阶近似计算值Bo:
Bo=m1·(x+y)+m2·D
这里,D=||x|-|y||
这个基本电路包括绝对值电路Ab1,Ab2和Ab3,即改变负数的电路。图1的基本电路还包括两个常规加法器Ad1和Ad2,一个常规减法器Sb1。图中所示的M1和M2是两个常量乘法器。常量乘法器就是在输入端输入固定的乘数因子(例如,从只读存贮器中输入的乘法因子)的常规乘法器。
如图1所示,基本电路中,第一数值X经由第一绝对值电路Ab1被输入到第一加法器Ad1的第一输入端和减法器Sb1的第一输入站减法器Sb1的第二输入端既与第一加法器Ad1的笫二输入端相连。又与第二绝对值电路Ab2的输出端相连。而第二数值y输入给第二绝对值电路Ab2。
第一加法器Ad1的输出信号,经过第一常量乘法器M1,输入到第二加法器Ad2的第一输入端上。第二加法器Ad2的第二输入端与第二常量乘法器M2的输出端相接。而第二常量乘法器M2的输入端连接第三绝对值电路Ab3的输出端。第三绝对值电路Ab3的作用就是取减法器Sb1输出信号的绝对值。
如果适当选择M1和M2的乘数因子,第二加法器Ad2就能输出零阶近似计算值Bo。如果第一常量乘法器M1的乘数因子m1=0.6791,第二常量乘法器M2的乘数因子m2=0.2614。近似值Bo的误差小于输入信号E=Cosp+jsinp(p=o2π)的4%。图3给出了这样的输入信号的波形。图4给出了相对误差Bo/B的百分比,其最大值为4%。对于复数输入信号值,这样的近似程度。以经完全能够适用于某些应用领域。
在应用视频信号的领域,特别是对正交调制视频信号的解调来说,要求误差小于0.5%。图1的基本电路改进型。就是在原有电路上至少加进一个校正电路。校正电路的框图如图2所示。乘法器、加法器等等的编号都延续图1的规则。由于图2所示的校正电路包括三个附加乘法器Mn2和Mn3。并带有三个附加乘数因子m3,m4和m5。这样,电路就有三个自由度可供最优选择。
为了达到上述目的,就需要把图2的校正电路与图1的基本电路结合起来使用。连接的办法是,将第二加法器Ad2的办出连接到附加加法器Adn的第一输入端上,Adn的第二输入端经过校正电路中的第一常量乘法器Mn1。与数字整流器GLn的输出端相连。加到数字整流器GLn输入端的信号E就是数字减法器Sbn1的输出信号。而在整流器输出端,输出半波整流信号(E+|E|)/2,也就是输出总是大于或等于0的信号。第二常量乘法器Mn2的输出信号连接到减法器Sbn1的减数输入端Ss上,减法器Sbn1的被减数输入端Sm则与附加绝对值电路Abn的输出端相连。第二常量乘法器Mn2和第三常量乘法器Mn3的输入端都与附加加法器Adn的第一输入端相连。笫二减法器Sbn2的输出端连接到附加绝对值电路Abn的输入端。Sbn2的两个输入端分别与第三常量乘法器Mn3的输出端和基本电路中第二常量乘法器M2的第二输入端D相连。
图2中的校正电路还可以接上更多同样结构的校正电路。连接方法就是将已接的校正电路的输出信号和图1基本电路中第二常量乘法器M2的输入端D和信号连到要接的校正电路中。
如果一个单一的校正电路加到基本电路上,就可以大大降低相对误差。在本项发明的最佳实施方案中,如果第一常量乘法器M1的乘数因子m1=0.6591,第二常量乘法器M2=乘数因子m2=0.27183,校正电路中的第一常量乘法器Mn1的乘数因子m3=0.19918,第二常量乘法器Mn2的乘数因子m5=0.53893,那么对于基本电路两个输入端所输入的信号B来说。一阶近似值B1的相对误差就会小于0.43%。如图5所示,在对正交调制视频信号的解调过程中,这样小的相对误差是可以接受的。完全允许有这样小的相对误差。
如果电路采用了单片式集成电路技术。常量乘法器将占据片子相当大的面积。然而,若采用单一校正电路结构,由于可以互相独立地选择五个乘数因子。就可能选择容易获得的乘数因子,而不会偏离上面所述的理想情形。即不会引起相对误差的明显上升。乘数因子较理想的取值是,m1=0.625=1/2+1/8,m2=0.25781=1/4+1/128,m3=0.1875=1/8+1/16,m4=0.1875=1/8+1/16,m5=0.5625=1/2+1/16。采用了这些数据,就可以大大减少常量乘法器所占的片子面积。对于3微米几何尺寸的单片式集成电路和用于在两路20MHz数据总线上8位并行传输的校正电路来说,相对误差小于0.52%常量乘法器所占面积大约为1.5平方毫米。
Claims (4)
1、包括数字电路的电路结构,通过基本电路近似计算两个数值x和y构成的复数x+jy的模。其特征在于:
第一数值x经过第一绝对值电路(Ab1)馈送到第一加法器(Ad1)的第一输入端和减法器(Sb1)的第一输入端。减法器(Sb1)的第二输入端与第一加法器(Ad1)的第二输入端以及第二绝对值电路(Ab2)的输出端连在一起。第二数值y被提供给第二绝对值电路(Ab2)的输入端;
第一加法器(Ad1)的输出端经过第一常量乘法器(M1)连接到第二加法器(Ad2)的第一输入端。第二加法器(Ad2)的第二输入端与第二常量乘法器(M2)的输出端相连。第二常量乘法器(M2)的输入端(D)经过第三绝对值电路(Ab3)连接到减法器(Sb1)的输出端。这样,当预定的恒定乘数因子(m1)和第二恒定乘数因子(m2)分别置入第一常量乘法器(M1)和第二常量乘法器(M2)中时,第二加法器(Ad2)的输出将提供零阶近似值(Bo)。
2、计算x+jy的模的高阶近似复数值的电路结构,是由至少一个校正电路(如图2所示)与权利要求1的基本电路中的第二加法器的输出端串联构成,其特征在于:
第二加法器(Ad2)的输出端连接到至少一个附加加法器(Adn)的第一输入端上,笫一减法器(Sbn1)的输出信号(E)经过数字整流器(GLn)的整流,再经过校正电路的第一常量乘法器(Mn1)连接到附加加法器(Adn)的第二输入端上。第一减法器(Sbn1)的减数输入端(Ss)与第二常量乘法器(Mn2)的输出端相连,被减数输入端(Sm)与附加绝对值电路(Abn)的输出端相连;
在校正电路中,第二常量乘法器(Mn2)和第三常量乘法器(Mn3)的输入端都与附加加法器(Adn)的第一输入端相连;
第三常量乘法器(Mn3)的输出端连接到第二减法器(Sbn2)的第一输入端,该减法器(Sbn2)的第二输入端与基本电路中第二乘法器(M2)的输入端(D)相连,第二减法器的输入端连接到附加绝对值电路(Abn)上。这样,当预定的恒定乘数因子都置于到相应的常量乘法器里时,第几个校正电路的附加加法器(Adn)的输出信号就是第n阶近似值(Bn)。
3、如权利要求2中带有单一校正电路的结构。其特征在于:
第一常量乘法器(M1),其乘数因子m1=0.6591;
第二常量乘法器(M2),其乘数因子m2=0.27183;
校正电路的第一乘法器(Mn1),其乘数因子m3=0.19918;
校正电路的第二乘法器(Mn2),其乘数因子m4=0.17157;
校正电路的第三乘法器(Mn3),其乘数因子m5=0.53893;
4、如权利要求2中带有一校正电路的电路结构。其特征在于:
第一常量乘法器(M1),其乘数因子m1=0.625;
第二常量乘法器(M2),其乘数因子m2=0.25781;
校正电路的第一乘法器(Mn1),其乘数因子m3=0.1875;
校正电路的第二乘法器(Mn2),其乘数因子m4=0.1875:
校正电路的第三乘法器(Mn3),其乘数因子m5=0.5625;
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP84113204.6 | 1984-11-02 | ||
EP84113204A EP0179947B1 (de) | 1984-11-02 | 1984-11-02 | Schaltungsanordnung mit digitalen Schaltkreisen zur Berechnung des Betrages einer komplexen Digitalgrösse |
Publications (2)
Publication Number | Publication Date |
---|---|
CN85107577A true CN85107577A (zh) | 1986-04-10 |
CN1008014B CN1008014B (zh) | 1990-05-16 |
Family
ID=8192264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN85107577.0A Expired CN1008014B (zh) | 1984-11-02 | 1985-10-21 | 包括计算复数模的数字电路的电路结构 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4736334A (zh) |
EP (1) | EP0179947B1 (zh) |
JP (1) | JPS61115169A (zh) |
CN (1) | CN1008014B (zh) |
DE (1) | DE3479166D1 (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3182241B2 (ja) * | 1992-12-25 | 2001-07-03 | 富士通株式会社 | 逆数演算方法及び回路 |
JP3003467B2 (ja) * | 1993-08-02 | 2000-01-31 | 松下電器産業株式会社 | 演算装置 |
US5751624A (en) * | 1995-09-20 | 1998-05-12 | Sharp Kabushiki Kaisha | Complex number calculation circuit |
US6070181A (en) * | 1998-03-27 | 2000-05-30 | Chun-Shan Institute Of Science And Technology | Method and circuit for envelope detection using a peel cone approximation |
US6553399B1 (en) * | 1998-03-27 | 2003-04-22 | Chung-Shan Institute Of Science | Method and circuit for envelope detection using a peel cone approximation |
TW480415B (en) * | 2000-05-17 | 2002-03-21 | Chung Shan Inst Of Science | Demodulation apparatus of square root and method of the same |
US6999981B2 (en) * | 2001-02-08 | 2006-02-14 | Texas Instruments Incorporated | Circuit for computing the absolute value of complex numbers |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3829671A (en) * | 1973-04-25 | 1974-08-13 | Westinghouse Electric Corp | Method and circuit for calculating the square root of the sum of two squares |
US3858036A (en) * | 1974-02-26 | 1974-12-31 | Rca Corp | Square root of sum of squares approximator |
US4503549A (en) * | 1982-07-16 | 1985-03-05 | The Babcock & Wilcox Company | Interpolating function generator for transmitter square root extraction |
US4553260A (en) * | 1983-03-18 | 1985-11-12 | Honeywell Inc. | Means and method of processing optical image edge data |
US4599701A (en) * | 1983-10-19 | 1986-07-08 | Grumman Aerospace Corporation | Complex magnitude computation |
-
1984
- 1984-11-02 EP EP84113204A patent/EP0179947B1/de not_active Expired
- 1984-11-02 DE DE8484113204T patent/DE3479166D1/de not_active Expired
-
1985
- 1985-10-21 CN CN85107577.0A patent/CN1008014B/zh not_active Expired
- 1985-10-28 US US06/791,700 patent/US4736334A/en not_active Expired - Fee Related
- 1985-10-29 JP JP60240689A patent/JPS61115169A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
DE3479166D1 (en) | 1989-08-31 |
CN1008014B (zh) | 1990-05-16 |
EP0179947A1 (de) | 1986-05-07 |
EP0179947B1 (de) | 1989-07-26 |
US4736334A (en) | 1988-04-05 |
JPS61115169A (ja) | 1986-06-02 |
JPH0543147B2 (zh) | 1993-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1193012A (en) | Image processing method using a block overlap transformation procedure | |
Raptis | Exponentially-fitted solutions of the eigenvalue Shrödinger equation with automatic error control | |
US4328426A (en) | Filter for image pixels | |
Hanoch | The elasticity of scale and the shape of average costs | |
CA2171335A1 (en) | Coding methods and apparatus for scaling and filtering images using discrete cosine transforms | |
EP0146963B1 (en) | Iir digital filter | |
CN85107577A (zh) | 包括计算复数模的数字电路的电路结构 | |
CA1266514A (en) | Digital filter | |
Levin et al. | Christoffel Functions and Orthogonal Polynomials for Exponential Weights on $[-1, 1] $ | |
US4328425A (en) | Filter for image pixels | |
GB2105940A (en) | Iir digital filter having low coeffecient sensitivity | |
CA1219955A (en) | Digital multiplying circuit | |
DE69013524T2 (de) | Parallel arbeitender adaptiver Transversalentzerrer für digitales Hochgeschwindigkeitsübertragungssystem. | |
EP0262843A2 (en) | Raised cosine filtering for modems | |
Yagyu et al. | Fast FIR digital filter structures using minimal number of adders and its application to filter design | |
Zakhor et al. | Two-dimensional polynomial interpolation from nonuniform samples | |
Brenner et al. | Multigrid methods for the computation of singular solutions and stress intensity factors II: Crack singularities | |
EP0249279B1 (de) | Digitales Filter | |
Roberts et al. | Polynomial approach to Wiener filtering | |
WO1999019812A1 (en) | Reconfigurable infinite impulse response digital filter | |
CN107862381A (zh) | 一种适用于多种卷积模式的fir滤波器实现 | |
EP0260618B1 (en) | Method and device for obtaining sum of products using integrated circuit | |
DE69706645T2 (de) | Verwendung einkanaliger fir-filterarchitektur zur durchführung von kombinierter/paralleler filterung mehrerer (quadratur)-signale | |
EP0576154A1 (en) | Multiplication method and circuit | |
Jenner | On zeta functions of number fields |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C13 | Decision | ||
C14 | Grant of patent or utility model | ||
C19 | Lapse of patent right due to non-payment of the annual fee |