CN2922056Y - 闪存资料存取可靠性提升装置 - Google Patents

闪存资料存取可靠性提升装置 Download PDF

Info

Publication number
CN2922056Y
CN2922056Y CN 200620115768 CN200620115768U CN2922056Y CN 2922056 Y CN2922056 Y CN 2922056Y CN 200620115768 CN200620115768 CN 200620115768 CN 200620115768 U CN200620115768 U CN 200620115768U CN 2922056 Y CN2922056 Y CN 2922056Y
Authority
CN
China
Prior art keywords
flash memory
data
error correcting
correcting code
flash
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200620115768
Other languages
English (en)
Inventor
谢仁伟
郭大维
谢享奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Genesys Logic Inc
Original Assignee
Genesys Logic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Genesys Logic Inc filed Critical Genesys Logic Inc
Priority to CN 200620115768 priority Critical patent/CN2922056Y/zh
Application granted granted Critical
Publication of CN2922056Y publication Critical patent/CN2922056Y/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

一种闪存资料存取可靠性提升装置,包括指令暂存器、地址暂存器、闪存控制电路、资料暂存器、编码器、错误更正码产生器、讯号转换器、比较器、裁决器及译码器,该指令暂存器及地址暂存器分别连接至一闪存,以进行资料读写指令及地址暂存,该闪存控制电路连接指令暂存器与地址暂存器,以控制闪存资料读写,该资料暂存器连接闪存控制器,以加载欲写入的数据,并由编码器进行编码,再由错误更正码产生器产生更正码资料,通过讯号转换器转换后写入闪存中,该比较器及裁决器是在闪存资料读出,提供错误更正码的比对结果及有争议的位值通知译码器,使该译码器可以解出正确的资料及避免有争议的位值被读出,从而提升闪存资料存取的可靠性。

Description

闪存资料存取可靠性提升装置
技术领域
本实用新型涉及存储设备,尤其涉及一种应用于闪存的资料读写以及可通过硬件电路编码、比较、裁决及译码而提升数据存取可靠度的闪存资料存取可靠性提升装置。
背景技术
闪存广泛使用于计算机主机或消费性电子产品中,例如:现有的随身碟、MP3播放器中的闪存,即为最常见的闪存应用场合,然而,现有的闪存资料读写控制模式,根据目前技术,一个闪存区块抹除约一百万次,存放其上的资料即有可能无法正确被读出。当一个闪存区块因为抹除次数过多,而造成无法正确读出资料时,即称此区块被写穿。
由于闪存有此种寿命限制,因此如何确保在闪存区块被写穿的情况下,仍能正确读出资料,便成为一个重要的课题。目前现有的解决方法有两种:一种是通过硬件技术的进步来改善闪存的可靠性;另一种则是通过错误更正码(Error Correction Code,ECC)来修正错误。但错误更正码的能力受到闪存页面(page)的保留区(spare area)大小的限制,以512字节的页面来说,要能够侦测出两个位的错误,并能更正一个位的错误,即需要24个位的错误更正码。
如图1所示,现有的闪存资料读写架构,欲写入的资料A1在写入资料区A2的同时,也产生一错误更正码A3存入该资料区A2后方的保留区A4中,而这种如图1所示的现有的闪存资料读写架构,如应用在更不可靠的多级单元(Multi-Level Cell,MLC)闪存上时,该闪存一个单元(cell)可以储存两个或以上的位,但是也因此造成位值可能误判的情形发生,虽然增大保留区能提供错误更正码更多的储存空间可以稍加改善问题,但是此种作法势必将现有的系统及硬件做大幅度的更新与扩大才行,使闪存于应用上不具有经济效益。
此外,在相关的在先专利文献方面,如中国台湾专利公报第575806号“一种增强闪存的错误更正能力及同时对资料加密的方法”发明专利案,揭示了关于增强闪存的错误更正能力的技术,但对于两个位的错误更正能力,并无任何妥善对策,有可能造成误判情形发生。
发明内容
为了克服现有产品存在的上述缺陷,本实用新型提供一种闪存资料存取可靠性提升装置,经由编码器对写入的资料编码,以及错误码产生器接着对编码后的信息进行错误更正码运算,协助提升译码时的效能,可有效应用于侦测出两个位的错误,并能更正一个位的错误的闪存资料存取场合。
本实用新型的再一目的在于提供一种闪存资料存取可靠性提升装置,经由一比较器、裁决器及译码器,通过比较器与保留区中的错误更正码进行比对,由比较错误更正码的异同来协助选取用来译码的单元群,裁决器能够将有争议的位值信息通知译码器,当译码器在选取用来还原资料的单元时,即可尽量避免选择有争议的单元,提升译码的效率,以便应用在多级单元闪存上时,可以使位值准确被判断及储存,提升闪存资料存取的可靠性。
本实用新型的又一目的在于提供一种闪存资料存取可靠性提升装置,该裁决器可针对在多级单元闪存应用上,将电压级别(voltage level)做更进一步的区分,在储存两个位的多级单元闪存中,需要能够区分四个电压级别(分别代表11、10、01与00),使位值误判的情形消除,让裁决器能够将有争议的位值信息通知译码器,当译码器在选取用来还原资料的单元时,即可尽量避免选择有争议的单元。
本实用新型解决其技术问题所采用的技术方案是:
本实用新型闪存资料存取可靠性提升装置,其特征在于,包括:一指令暂存器,连接一闪存,以储存闪存资料读写的指令数据;一地址暂存器,连接闪存,以储存闪存资料读写的地址资料;一闪存控制电路,分别连接指令暂存器及地址暂存器,根据指令暂存器及地址暂存器内容而对闪存资料进行写入或读出控制;一资料暂存器,连接闪存,作为闪存资料读写暂存用;一编码器,连接资料暂存器,对该闪存写入的资料进行编码;一错误更正码产生器,连接编码器,对该编码器编码后的闪存写入资料产生错误更正码;一讯号转换器,连接编码器、错误更正码产生器及闪存,将经编码器编码后的资料转换后存入闪存及将错误更正码产生器产生的错误更正码转换后存入闪存的保留区内;一比较器,连接错误更正码产生器及讯号转换器,对闪存读出资料的错误更正码产生器产生的错误更正码与闪存内保留区的错误更正码作比较,产生一比较控制命令而输出;一裁决器,连接讯号转换器,将电压级别做数个级别区分,并将该闪存资料中有争议的位值信息选出输出;一译码器,连接讯号转换器、比较器及裁决器,以根据比较器输出的比较控制命令与裁决器选出的争议位值,以选出适当单元群来正确译码出闪存内的读出资料,并传入资料暂存器。
前述的闪存资料存取可靠性提升装置,其中指令暂存器及地址暂存器所连接的闪存为多级单元闪存。
前述的闪存资料存取可靠性提升装置,其中裁决器将逻辑电压区分为数个逻辑电压级别。
本实用新型闪存资料存取可靠性提升装置的有益效果是,其包括一指令暂存器、地址暂存器、闪存控制电路、资料暂存器、编码器、错误更正码产生器、讯号转换器、比较器、裁决器及译码器;其中,该指令暂存器及地址暂存器分别连接至一闪存,以进行资料读写指令及地址暂存,该闪存控制电路连接该指令暂存器与地址暂存器,以作为闪存资料读写控制,该资料暂存器连接闪存控制器,加载欲写入的数据,并由该编码器进行编码,再由该错误更正码产生器产生更正码资料,通过讯号转换器转换后写入闪存中,该比较器及裁决器是在闪存资料读出,提供错误更正码的比对结果及有争议的位值通知译码器,使该译码器可以解出正确的资料及避免有争议的位值被读出,达到本实用新型提升闪存资料存取可靠性的功效。
附图说明
下面结合附图和实施例对本实用新型进一步说明。
图1为现有闪存的错误更正码产生及储存架构示意图。
图2为本实用新型闪存资料存取可靠性提升装置实施电路方块图。
图3为本实用新型裁决器中针对有争议位值单元选择的电压逻辑图。
图中主要标号说明:100闪存资料存取可靠性提升装置、10指令暂存器、20地址暂存器、30闪存控制电路、40资料暂存器、50编码器、60错误更正码产生器、70讯号转换器、80比较器、81比较控制命令、90裁决器、95译码器、200闪存、A位值点、A1欲写入资料、A2写入资料区、A3错误更正码、A4保留区。
具体实施方式
参阅第二图所示,本实用新型之闪存资料存取可靠性提升装置100,包括一指令暂存器10、地址暂存器20、闪存控制电路30、资料暂存器40、编码器50、错误更正码产生器60、讯号转换器70、比较器80、裁决器90及译码器95;其中,指令暂存器10与地址暂存器20连接至一闪存200,该指令暂存器10提供闪存200资料存取的指令暂存,指出接收到的命令是写入或是读取,地址暂存器20提供闪存200资料存取的地址暂存,暂存欲读取或写入的目标闪存200地址。
上述的闪存控制电路30连接该指令暂存器10与地址暂存器20,以根据该指令暂存器10的指令内容及地址暂存器20的地址内容进行闪存200的资料写入或读出控制,该资料暂存器40连接该闪存200,以暂存闪存200的读写资料。
上述的编码器50连接资料暂存器40,以由资料暂存器40读取欲写入的资料,并进行编码,编码会产生额外的信息,借以在之后可以进行错误的更正。
上述的错误更正码产生器60连接该编码器50,接着对编码过后的信息进行错误更正码运算。该错误更正码已经不再单纯负有错误更正的任务,它可以协助提升将来译码时的效能。
上述的讯号转换器70连接上述编码器50、错误更正码产生器60及闪存200,以通过该讯号转换器70分别将编码器50编码后的资料及错误更正码产生器60产生的错误更正码通过讯号转换器70转换后,分别写入闪存200的资料区与保留区中。
上述的比较器80连接错误更正码产生器60及讯号转换器70,以在该闪存200的资料读出过程中,将原先储存于该闪存200内保留区的错误更正码读出并与该错误更码产生器60所产生的错误更正码加以比对,通过比较两者错误更正码的异同,输出一比较控制命令81来协助选取闪存200内读出资料的单元群。
参阅图3所示,上述的裁决器90连接讯号转换器70,以于闪存200资料读出的过程中,针对在多级单元闪存200应用上,将逻辑电压级别做更进一步的区分,如区分四个逻辑电压级别,分别代表“11、10、01”与“00”等值,并将有争议的位值信息挑出,例如在图2中所示的横轴为逻辑电压VT;纵轴为单元个数,一位值点A介于“11”与“10”两个值之间,无法判定有争议时,可以将此有争议的位值点A所代表的位值予以选出,经由裁决器90输出。
上述的译码器95连接比较器80、裁决器90及资料暂存器40,该译码器95接收来自比较器80的比较控制命令81及裁决器90输出的争议位值,若根据这些信息所选出用来译码的单元群解出来的数据是正确的,则将译码后的资料传入资料暂存器40,否则选取闪存200另一组单元群进行译码,直到获得正确的数据或是重复的次数超过一个门槛值为止,进而达到提升闪存200资料存取可靠性及避免选择有争议的位值单元被读出的功效。
在以上图2至图3中所示本实用新型的闪存资料存取可靠性提升装置,其中所揭示的相关说明及图式,仅为便于阐明本实用新型的技术内容及技术手段,所揭示较佳实施例的一隅,仅是本实用新型的较佳实施例而已,并非对本实用新型作任何形式上的限制,凡是依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本实用新型技术方案的范围内。

Claims (3)

1、一种闪存资料存取可靠性提升装置,其特征在于,包括:一指令暂存器,连接一闪存,以储存闪存资料读写的指令数据;一地址暂存器,连接闪存,以储存闪存资料读写的地址资料;一闪存控制电路,分别连接指令暂存器及地址暂存器,根据指令暂存器及地址暂存器内容而对闪存资料进行写入或读出控制;一资料暂存器,连接闪存,作为闪存资料读写暂存用;一编码器,连接资料暂存器,对该闪存写入的资料进行编码;一错误更正码产生器,连接编码器,对该编码器编码后的闪存写入资料产生错误更正码;一讯号转换器,连接编码器、错误更正码产生器及闪存,将经编码器编码后的资料转换后存入闪存及将错误更正码产生器产生的错误更正码转换后存入闪存的保留区内;一比较器,连接错误更正码产生器及讯号转换器,对闪存读出资料的错误更正码产生器产生的错误更正码与闪存内保留区的错误更正码作比较,产生一比较控制命令而输出;一裁决器,连接讯号转换器,将电压级别做数个级别区分,并将该闪存资料中有争议的位值信息选出输出;一译码器,连接讯号转换器、比较器及裁决器,以根据比较器输出的比较控制命令与裁决器选出的争议位值,以选出适当单元群来正确译码出闪存内的读出资料,并传入资料暂存器。
2、根据权利要求1所述的闪存资料存取可靠性提升装置,其特征在于,所述指令暂存器及地址暂存器所连接的闪存为多级单元闪存。
3、根据权利要求1所述的闪存资料存取可靠性提升装置,其特征在于,所述裁决器将逻辑电压区分为数个逻辑电压级别。
CN 200620115768 2006-06-07 2006-06-07 闪存资料存取可靠性提升装置 Expired - Fee Related CN2922056Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200620115768 CN2922056Y (zh) 2006-06-07 2006-06-07 闪存资料存取可靠性提升装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200620115768 CN2922056Y (zh) 2006-06-07 2006-06-07 闪存资料存取可靠性提升装置

Publications (1)

Publication Number Publication Date
CN2922056Y true CN2922056Y (zh) 2007-07-11

Family

ID=38254530

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200620115768 Expired - Fee Related CN2922056Y (zh) 2006-06-07 2006-06-07 闪存资料存取可靠性提升装置

Country Status (1)

Country Link
CN (1) CN2922056Y (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101499325B (zh) * 2008-02-03 2012-10-03 深圳艾科创新微电子有限公司 一种具有可变纠错能力的非易失性存储系统及方法
CN101968970B (zh) * 2009-07-28 2014-10-08 慧国(上海)软件科技有限公司 资料读取的方法及资料储存装置
CN113113076A (zh) * 2017-08-08 2021-07-13 慧荣科技股份有限公司 解码方法及相关的闪存控制器与电子装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101499325B (zh) * 2008-02-03 2012-10-03 深圳艾科创新微电子有限公司 一种具有可变纠错能力的非易失性存储系统及方法
CN101968970B (zh) * 2009-07-28 2014-10-08 慧国(上海)软件科技有限公司 资料读取的方法及资料储存装置
CN113113076A (zh) * 2017-08-08 2021-07-13 慧荣科技股份有限公司 解码方法及相关的闪存控制器与电子装置

Similar Documents

Publication Publication Date Title
US10324789B2 (en) Flash memory controller and memory device for accessing flash memory module, and associated method
US20140237287A1 (en) Implementing raid in solid state memory
CN102543196B (zh) 数据读取方法、存储器储存装置及其控制器
US20130294157A1 (en) Reading data from multi-level cell memory
US20130227374A1 (en) Erasure correction using single error detection parity
CN101848000A (zh) 解码方法、编码方法及启动控制系统
US20220180922A1 (en) Selective wordline scans based on a data state metric
US10846172B2 (en) Encoding method and system for memory device including QLC cells
US7917832B2 (en) Apparatus for improving data access reliability of flash memory
CN102314949A (zh) 数据读取方法、控制电路与存储器控制器
US11868202B2 (en) Granular error reporting on multi-pass programming of non-volatile memory
WO2023134297A1 (en) Memory device, memory system, and method of operating the same
CN101587744B (zh) 一种大规模flash存储阵列的多层次数据冗余方法
CN2922056Y (zh) 闪存资料存取可靠性提升装置
CN101256521B (zh) 提高闪存资料存取可靠性的方法
CN114649036A (zh) 减少写入放大的交错式两遍数据编程技术
CN112051963B (zh) 数据写入方法、存储器控制电路单元以及存储器存储装置
US20220253224A1 (en) Descrambling of scrambled linear codewords using non-linear scramblers
US11468962B2 (en) Performing memory testing using error correction code values
US20220164107A1 (en) Using bad blocks for system data in memory
US11830545B2 (en) Data programming techniques to store multiple bits of data per memory cell with high reliability
US11704055B2 (en) Storage device, controller and method for operating thereof
US11437119B2 (en) Error read flow component
US12008247B2 (en) Memory system
US20240094912A1 (en) Method for accessing flash memory module, flash memory controller, and memory device

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070711