CN2917058Y - 用于动态无功补偿的晶闸管触发控制装置 - Google Patents

Abstract

一种用于动态无功补偿的晶闸管触发控制装置，包括反向并联的二极管和与之串联的电阻，该并联二极管两端与比较器的输入相连，比较器的输出经过光耦隔离器后，分别接到双边沿触发的D触发器、双边沿触发的单稳触发器和异或逻辑门；异或逻辑门的输出作为上升沿触发的单稳触发器的边沿触发信号，上升沿触发的单稳触发器的输出作为上升沿触发的D触发器的边沿触发信号，上升沿触发的D触发器的输出接入二选一电路；双边沿触发的D触发器的输出接入二选一电路。本实用新型提出采集电容器支路中三个点的电压信号，确定电容器支路无冲击、实时投切时刻的方法，能够实现在20ms内完成无冲击投入电容器支路，并在10ms内完成切除动作。

Description

用于动态无功补偿的晶闸管触发控制装置

技术领域

本实用新型涉及一种用于动态无功补偿的晶闸管触发控制装置，属于电力系统领域。

背景技术

随着我国经济的持续增长，用电负荷迅速增加，用户无功需求也大幅度提高，这给本已缺电的我国电网带来更加严重的问题，配电网对TSC(晶闸管投切电容器)和TSF(晶闸管投切滤波器)有着广泛的需求。配电网中负荷变化越来越频繁，这就要求TSC、TSF的能够实时跟踪负荷并进行补偿，这就会出现TSC的电容器支路、TSF的滤波器支路频繁投切。如果电容器支路、滤波器支路的投切时刻不当，会产生涌流，对系统造成冲击并带来谐波，使电能质量变差。如果电容器投切时刻选择不当，还可能造成控制器误动作使装置不能正常工作，甚至烧坏用电设备。因此，晶闸管触发控制非常关键，为保证电容器投切时不产生涌流、造成冲击，必须选择恰当的时刻进行投切。

对于电容器切除，晶闸管具有电流过零关断特性，可以自行实现无冲击切除。

对于电容器投入，现有的触发方法有下面三种，在一定条件下这三种方法都不会对系统造成冲击，但也存在明显的缺点：

1.系统电压最大值的时刻触发晶闸管

这种方法存在以下缺点：

要做到不对系统有任何冲击，需要在电容器切除后(晶闸管不导通)，用蓄电池或直流电源对电容器充电，使其电压一直保持系统电压的最大值。该方法实现复杂，需要一套直流电源和蓄电池，也不具有实时性。

当电容器容量与变压器容量接近时，单向的充电电流会造成变压器铁心产生偏磁甚至饱和；

当系统发生短路故障时，电容器将放电，造成过流，容易损坏电容器。

2.系统电压过零的时刻触发晶闸管

用这种方法要做到平滑投入电容器，必须保证电容器上的电压在投入时刻也为零，才不会对系统造成太大影响。因此，电容器一旦从系统中切除，必须等到电压下降到零以后才能够再次投入。而电容器晶闸管切除下来时，其电压要略高于系统的峰值电压，根据国家标准GB/T17702.1-1999中，电容器电压下降到75伏以下需3分钟。显然，这对响应速度造成限制，同样不具有实时性。

3.晶闸管两端电压过零时刻触发晶闸管

用这种方法触发晶闸管可以做到平滑投切电容器。但在实际应用中电容器投入后系统电压会升高；电容器支路一般串有限流电抗器或滤波电抗器，电容器上的电压要高于系统电压。而晶闸管在支路电流为零时刻切除电容支路，这个时刻电容器上电压最大，这样造成晶闸管切除电容支路后，电容器上电压要大于系统电压的峰值，致使在电容器退出后相当一段时间内晶闸管两端没有过零点，在实测中可达5秒以上。这对响应速度也造成限制，同样不具有实时性。

实用新型内容

本实用新型的目的在于提供一种晶闸管投切电容器和晶闸管投切滤波器中各支路能够实现平滑、实时地投切，不受电容器两端残余电压的影响，不会对电网造成冲击和产生谐波的用于动态无功补偿的晶闸管触发控制装置，以克服现有技术中的不足之处。

按此目的设计的一种用于动态无功补偿的晶闸管触发控制装置，其结构特征在于触发控制装置包括反向并联的二极管和与之串联的电阻，该并联二极管两端与比较器的输入相连，比较器的输出经过光耦隔离器后，分别接到双边沿触发的D触发器、双边沿触发的单稳触发器和异或逻辑门；异或逻辑门的输出作为上升沿触发的单稳触发器的边沿触发信号，上升沿触发的单稳触发器的输出作为上升沿触发的D触发器的边沿触发信号，上升沿触发的D触发器的输出接入二选一电路；双边沿触发的D触发器的输出接入二选一电路；双边沿触发的单稳触发器的输出作为选择信号接入二选一电路；与控制器相接的、用于接收投切命令的端子分别接入光耦隔离器后，再分别接入双边沿触发的D触发器、上升沿触发的D触发器和与逻辑门；二选一电路的输出接入与逻辑门；与逻辑门的输出接到高频脉冲产生电路，高频脉冲产生电路的输出接到脉冲隔离放大电路；脉冲隔离放大电路输出接在端子上。

上述的双边沿触发的单稳触发器包括两个定时器芯片，在由定时器芯片UN1、电容C1、电容C2、电阻R3组成的标准的单稳态电路的基础上加上三极管Q3，定时器芯片UN1的TRIG引脚经非逻辑门和电阻R1、R2分压后接三极管Q3的基极；在由定时器芯片UN2、电容C3、电容C4和电阻R6组成标准的单稳态电路的基础上加上三极管Q3，定时器芯片UN2的TRIG引脚经非逻辑门和电阻R4、R5分压后接三极管Q2的基极；两个定时器芯片的Q引脚引出后，分别接入逻辑与门。

上述的高频脉冲发生电路包括定时器芯片，该定时器芯片的VCC引脚与DIS引脚之间串接有电阻R40，DIS引脚与THR引脚之间串接有电阻R41；定时器芯片的CVolt引脚与GND引脚之间串接有电容C38，THR引脚与GND引脚之间串接有电容C39；定时器芯片的Q引脚与一并联电容C41的电阻R43相接后，接入三极管Q5的基极，该三极管的发射基与GND引脚相接，集电级与一振荡电路相接。

上述的上升沿触发的单稳触发器(C)包括一个定时器芯片，定时器芯片的CVolt引脚与GND引脚之间串接有电容C21，THR引脚与GND引脚之间串接有电容C22，定时器芯片的R引脚与DIS引脚之间串接有电阻R29，TRIG引脚依次与非逻辑门和电阻R32相接后，接入三极管Q4的基级；定时器芯片的DIS引脚接入集电极，三极管Q4的发射基接入电容C22和电阻R31之间，电阻R31的另一端接入电阻R32和三极管Q4的发射基之间。

上述的双边沿触发的D触发器(A)包括两个D触发器，两个D触发器的CLK引脚和Q引脚分别与逻辑与电路相接，两个D触发器的CLK引脚之间串接一逻辑非电路，D触发器的R引脚、G引脚和S引脚分别与GND相接。

本实用新型结合现有的触发方法提出一种新的触发控制装置，不论电容器的残余电压为任何值，电容器支路都可以实现实时、无冲击地投入。使用本实用新型的TSC、TSF可以快速投切电容器支路，不会对系统产生冲击。

本实用新型提出采集电容器支路中三个点的电压信号，确定电容器支路无冲击、实时投切时刻的触发控制装置，能够实现在20ms内完成无冲击投入电容器支路，并在10ms内完成切除动作，这已经是无冲击投切的极限时间。本实用新型可以应用于基于晶闸管投切电容器的动态无功补偿装置，具有良好的应用前景。

附图说明

图1为本实用新型一实施例中投切电力电容的晶闸管触发装置连接框图。

图2为投切电力电容的晶闸管触发装置确定的投入时刻相位图。

图3为本实用新型一实施例中投切电力电容的晶闸管触发装置工作原理框图。

图4为本实用新型一实施例用于动态无功补偿的晶闸管触发控制方法及装置电路连接框图。

图5为高频脉冲的电路连接框图。

图6为双边沿触发的单稳态的电路连接框图。

图7为上升沿触发的单稳触发器的电路连接框图。

图8为双边沿触发的D触发器的电路连接框图。

具体实施方式

下面结合附图及实施例对本实用新型作进一步描述。

参见图1-图3，本用于动态无功补偿的晶闸管触发控制装置所依据的理论是：适时采集反向并联的晶闸管两端a1和a2的电压U1、采集反向并联的晶闸管和电容两端a1和a3的电压U2，将电压U1和电压U2作为确定整个电容器支路投入时刻的依据；其中，电压U1为晶闸管两端电压，电压U2为晶闸管和电容的电压和；

当晶闸管未导通时，电压U2等于系统电压U_s，电压U1等于系统电压减去电容器残余电压，

(1)当电容器残余电压小于系统电压U_s的峰值，且U1存在过零点时，则把电压U1的过零点作为晶闸管触发时刻；

(2)当电容器残余电压大于系统电压U_s的峰值时，且U1不存在过零点时，选择在电压U1最接近零的峰值时作为投入时刻，这时电压U2也处于峰值时刻；可以根据电压U1的极性来确定电压U2这个峰值是正峰值还是负峰值；U1＞0，选择U2的负峰值时刻作为投入时刻；U1≤0，选择U2的正峰值时刻作为投入时刻。

该理论采用的控制方法包括电压过零检测、信号隔离、投切时刻确定、高频脉冲发生和脉冲隔离放大几个部分；

(1)电压过零检测：用反向并联的二级管D1和D2、电阻R10串联组成的电路采集电压U1、用反向并联的二级管D3和D4、电阻R11串联组成的电路采集U2；并联二极管两端D1和D2与比较器TL082A的输入相连接，并联二极管D3和D4两端再与比较器TL082B的输入相连接；比较器将二极管两端的电压过零比较并放大，比较器的输出经过光耦隔离后为方波信号s1和s2，s1和s2的上升沿、下降沿就是电压U1、电压U2的过零时刻，以电压U2的过零时刻延时5ms作为电压U2的峰值时刻；

(2)信号隔离：采用光耦隔离；

(3)投切时刻确定：根据信号隔离部分传递的信号输出脉冲发生的控制信号；该部分由双边沿触发的D触发器A、双边沿触发的单稳触发器B、上升沿触发的单稳触发器C、上升沿触发的D触发器D、二选一电路E、异或逻辑门F和与逻辑门G组成；

当投切命令为切除命令，光耦隔离后的信号comm为低电平，与逻辑门G输出低电平，控制停止高频脉冲；

当投切命令为投入命令，光耦隔离后的信号comm为高电平，与逻辑门G的输出电平即为二选一电路E的输出电平；

当电压U1存在过零点，且方波信号s1存在上升、下降沿时，双边沿触发的D触发器A在信号s1的上升、下降沿时刻取投切信号comm输出信号com1；电平信号s1存在上升、下降沿，则单稳触发器B输出低电平，二选一电路E选择输出信号com1作为输出，实现与逻辑门G在电压U1的过零时刻开始输出用于控制产生高频脉冲的高电平；

当电压U1不存在过零点，则方波信号s1为恒定高电平或恒定低电平，方波信号s2与方波信号s1相异或，再延时5ms得到信号s3，信号s3的上升沿时刻就是所需的电压U2的电压峰值时刻，D触发器D在这个时刻取投切信号comm输出信号com2，即方波信号s1不存在上升、下降沿，则单稳触发器B输出低电平，二选一电路E选择com2作为输出，实现与逻辑门G在电压U2的被指定峰值时刻开始输出用于控制产生高频脉冲的高电平；

其中，双边沿触发的D触发器A由两个D触发器和逻辑电路组成；当方波信号s1出现上升沿，取D触发器U6B引脚的输出作为输出；当方波s1出现下降沿，取D触发器U6A引脚的输出作为输出，见图8；

双边沿触发的单稳触发器B采用两个由NE555定时器构成的稳态电路组成，NE555定时器的DIS引脚与接地之间设置有三极管，将NE555定时器的TRIG引脚的信号取反后控制该三极管的通断；当方波信号s1出现低电平，NE555定时器U1输出20ms高电平；当方波信号s1出现高电平，NE555定时器U2输出20ms高电平；方波信号s1连续出现边沿s4，则输出20ms高电平；

上升沿触发的单稳触发器C，采用NE555定时器构成的单稳态电路改进而成；方波信号s5为低值时，NE555定时器输出高电平s6；方波信号s5变为高值时，NE555输出5ms高电平后变低；这样NE555定时器输出与方波信号s5逻辑与非的结果就等于把s5的上升沿延迟了5ms；

(4)高频脉冲发生：根据控制信号用NE555定时器固定频率脉冲；当输入为高电平则输出高频脉冲，当输入为低电平则输出低电平；

(5)脉冲隔离放大：用隔离变压器将高频脉冲隔离放大。

参见图4-图8，本触发控制装置包括反向并联的二极管和与之串联的电阻，该并联二极管两端与比较器的输入相连，比较器的输出经过光耦隔离器后，分别接到双边沿触发的D触发器A、双边沿触发的单稳触发器B和异或逻辑门F；异或逻辑门F的输出作为上升沿触发的单稳触发器C的边沿触发信号，上升沿触发的单稳触发器C的输出作为上升沿触发的D触发器D的边沿触发信号，上升沿触发的D触发器D的输出接入二选一电路E；双边沿触发的D触发器A的输出接入二选一电路E；双边沿触发的单稳触发器B的输出作为选择信号接入二选一电路E；与控制器相接的、用于接收投切命令的端子C+和C-分别接入光耦隔离器后，再分别接入双边沿触发的D触发器A、上升沿触发的D触发器D和与逻辑门G；二选一电路E的输出接入与逻辑门G；与逻辑门G的输出接到高频脉冲产生电路，高频脉冲产生电路的输出接到脉冲隔离放大电路；脉冲隔离放大电路输出接在端子A1、G1和A2、G2上，见图4。其中，电压过零检测电路包含：二极管D1和D2，电阻R10，比较器TL082A用于检测电压U1的过零点，二极管D3和D4，电阻R11，比较器TL082B用于检测电压U2的过零点。

高频脉冲发生电路包括定时器芯片，该定时器芯采用NE555定时器，该NE555定时器的VCC引脚与DIS引脚之间串接有电阻R40，DIS引脚与THR引脚之间串接有电阻R41；NE555定时器的CVolt引脚与GND引脚之间串接有电容C38，THR引脚与GND引脚之间串接有电容C39；NE555定时器的的Q引脚与一并联电容C41的电阻R43相接后，接入三极管Q5的基极，该三极管的发射基与GND引脚相接，集电级与一振荡电路相接，见图5。

双边沿触发的单稳触发器B包括两个定时器芯片，该定时器芯采用NE555定时器，在由NE555定时器UN1、电容C1、电容C2、电阻R3组成的标准的单稳态电路的基础上加上三极管Q3，NE555定时器UN1的TRIG引脚经非逻辑门和电阻R1、R2分压后接三极管Q3的基极。在由NE555定时器UN2、电容C3、电容C4和电阻R6组成标准的单稳态电路的基础上加上三极管Q3，NE555定时器UN2的TRIG引脚经非逻辑门和电阻R4、R5分压后接三极管Q2的基极。两个NE555定时器的Q引脚引出后，分别接入逻辑与门，见图6。

上升沿触发的单稳触发器C在由定时器芯片，即NE555定时器、电容C21、电容C22、电阻R29组成标准的单稳态电路的基础上加上三极管Q4，NE555定时器的TRIG引脚经非逻辑门和电阻R32、R31分压后接三极管Q4的基极。NE555定时器的Q引脚和NE555定时器的TRIG引脚连接到与非门的输入端，见图7。上升沿触发的单稳触发器C包括一个NE555定时器，NE555定时器的CVolt引脚与GND引脚之间串接有电容C21，THR引脚与GND引脚之间串接有电容C22，NE555定时器的R引脚与DIS引脚之间串接有电阻R29，TRIG引脚依次与逻辑非电路、电阻R32相接后，接入三极管Q4的基级，NE555定时器的DIS引脚接入集电极，三极管Q4的发射基接入电容C22和电阻R31之间，电阻R31的另一端接入电阻R32和三极管Q4的发射基。

双边沿触发的D触发器A包括两个D触发器，两个D触发器的CLK引脚和Q引脚分别与逻辑与电路相接，两个D触发器的CLK引脚之间串接一逻辑非电路，D触发器的R引脚、G引脚和S引脚分别与GND相接，见图8。

Claims (7)

1.一种用于动态无功补偿的晶闸管触发控制装置，其特征在于触发控制装置包括反向并联的二极管和与之串联的电阻，该并联二极管两端与比较器的输入相连，比较器的输出经过光耦隔离器后，分别接到双边沿触发的D触发器(A)、双边沿触发的单稳触发器(B)和异或逻辑门(F)；异或逻辑门(F)的输出作为上升沿触发的单稳触发器(C)的边沿触发信号，上升沿触发的单稳触发器(C)的输出作为上升沿触发的D触发器(D)的边沿触发信号，上升沿触发的D触发器(D)的输出接入二选一电路(E)；双边沿触发的D触发器(A)的输出接入二选一电路(E)；双边沿触发的单稳触发器(B)的输出作为选择信号接入二选一电路(E)；与控制器相接的、用于接收投切命令的端子(C+)和(C-)分别接入光耦隔离器后，再分别接入双边沿触发的D触发器(A)、上升沿触发的D触发器(D)和与逻辑门(G)；二选一电路(E)的输出接入与逻辑门(G)；与逻辑门(G)的输出接到高频脉冲产生电路，高频脉冲产生电路的输出接到脉冲隔离放大电路；脉冲隔离放大电路输出接在端子(A1、G1和A2、G2)上。

2.根据权利要求1所述的用于动态无功补偿的晶闸管触发控制装置，其特征在于所述的双边沿触发的单稳触发器(B)包括两个定时器芯片，在由定时器芯片UN1、电容C1、电容C2、电阻R3组成的标准的单稳态电路的基础上加上三极管Q3，定时器芯片UN1的TRIG引脚经非逻辑门和电阻R1、R2分压后接三极管Q3的基极；在由定时器芯片UN2、电容C3、电容C4和电阻R6组成标准的单稳态电路的基础上加上三极管Q3，定时器芯片UN2的TRIG引脚经非逻辑门和电阻R4、R5分压后接三极管Q2的基极；两个定时器芯片的Q引脚引出后，分别接入逻辑与门。

3.根据权利要求1所述的用于动态无功补偿的晶闸管触发控制装置，其特征在于所述的高频脉冲发生电路包括定时器芯片，该定时器芯片的VCC引脚与DIS引脚之间串接有电阻R40，DIS引脚与THR引脚之间串接有电阻R41；定时器芯片的CVolt引脚与GND引脚之间串接有电容C38，THR引脚与GND引脚之间串接有电容C39；定时器芯片的Q引脚与一并联电容C41的电阻R43相接后，接入三极管Q5的基极，该三极管的发射基与GND引脚相接，集电级与一振荡电路相接。

4.根据权利要求1所述的用于动态无功补偿的晶闸管触发控制装置，其特征在于所述的上升沿触发的单稳触发器(C)在由定时器芯片、电容C21、电容C22、电阻R29组成标准的单稳态电路的基础上加上三极管Q4，定时器芯片的TRIG引脚经非逻辑门和电阻R32、R31分压后接三极管Q4的基极；定时器芯片的Q引脚和定时器芯片的TRIG引脚连接到与非门的输入端。

5.根据权利要求1所述的用于动态无功补偿的晶闸管触发控制装置，其特征在于所述的上升沿触发的单稳触发器(C)包括一个定时器芯片，定时器芯片的CVolt引脚与GND引脚之间串接有电容C21，THR引脚与GND引脚之间串接有电容C22，定时器芯片的R引脚与DIS引脚之间串接有电阻R29，TRIG引脚依次与非逻辑门和电阻R32相接后，接入三极管Q4的基级；定时器芯片的DIS引脚接入集电极，三极管Q4的发射基接入电容C22和电阻R31之间，电阻R31的另一端接入电阻R32和三极管Q4的发射基之间。

6.根据权利要求1所述的用于动态无功补偿的晶闸管触发控制装置，其特征在于所述的双边沿触发的D触发器(A)包括两个D触发器，两个D触发器的CLK引脚和Q引脚分别与逻辑与电路相接，两个D触发器的CLK引脚之间串接一逻辑非电路，D触发器的R引脚、G引脚和S引脚分别与GND相接。

7.根据权利要求2至5任一所述的用于动态无功补偿的晶闸管触发控制装置，其特征在于所述的定时器芯片为NE555定时器。

Images