CN2865143Y - 处理扩频信号的设备和接收扩频信号的接收机 - Google Patents

Abstract

本实用新型提供一种处理扩频信号的设备和接收扩频信号的接收机。其中，处理扩频信号的设备包括一个中频信号预处理单元和多个并行分块积分器。中频信号预处理单元能够根据输入信号和本地参考信号以预定速率产生预积分结果。中频信号预处理单元产生的预积分结果被分成多组，每组包含预定数量的预积分结果。多个并行分块积分器与该中频信号预处理单元通信。每个分块积分器能够连续接收多组预积分结果，对于每组预定数量的预积分结果，每个分块积分器能够将该组预定数量的预积分结果分别和多段经过偏移后的伪随机噪声码进行部分相关运算从而得到多个部分相关运算结果，直到分块积分器接收到下组预定数量的预积分结果。

Description

处理扩频信号的设备和接收扩频信号的接收机

技术领域

本实用新型涉及扩频数字接收机，更具体的是涉及全球定位系统(GPS)接收机中的并行相关器的实现。

背景技术

在噪声环境下需要高可靠性的通信应用中，扩频通信有其优越性。根据香农定理，通过加宽频谱可以降低高信噪比的需求，这就表明采用扩频通信技术可以传输以及检测弱信号。为扩展频谱，高速伪随机噪声码(PRN)常被用于调制窄带信号以产生宽带信号。宽带信号被信息数据流调制以便传送数据。信息数据速率通常远低于PRN码的码元(码片)速率，并且通常数据与码片信号沿同步。

来自扩频信号的信息数据，例如GPS信号，可以通过乘以一个本地产生的载波信号先将接收的信号转为较低频率的信号进而被搜索。本地载波信号可以由适当调谐后的本地振荡器产生。若本地载波信号的频率和相位与接收的原始窄带载波相同，接收信号与本地载波信号相乘而得的乘法器输出信号就是双极性宽带数据流。该双极性宽带数据流是双极性PRN码与信息数据序列的乘积。接着，通过将宽带数据乘以与接收的PRN码时序一致的本地产生的PRN码而移除接收的PRN码。这样就能获取数据信息。以上所述为信号解扩过程。

GPS信号是由GPS卫星在L1、L2和L5频率发送的扩频信号。当前商用GPS接收机通常使用L1频率(1575.42MHZ)。L1载波上发送的几个信号为：粗捕获码(C/A码)、P码和导航数据。卫星轨道的详细数据包含在导航数据中。C/A码主要用于民用接收机中的定位用途。C/A码用于判断伪距(卫星的表观距离)，GPS接收机接着利用该伪距判断卫星的位置。C/A码是PRN码中的一种，其功用之前已作描述。经C/A码编码后的射频信号成为扩频信号。每个卫星都有唯一的一个C/A码，并且反复循环该C/A码。C/A码是一个0和1(二进制)序列。每个0或1被认为是一个“码片”。C/A码有1023码片长，并以每秒1.023兆码片的速率发送，例如，C/A码的一个周期持续千分之一秒。每个码片也可认为具有两个状态：+1和-1。

由GPS接收机收集的一组数据包含来自几个卫星的信号。来自不同卫星的信号通过不同的频道传播。通常，GPS接收机同时处理来自几个频道的信号。每个信号都有一个具有不同起始时间的C/A码和不同的多普勒频移量。因此，为搜索某个卫星信号，GPS接收机通常进行二维搜寻，在每个可能的频率上对每个起始时间不同的C/A码进行搜索。此处的“不同起始时间”可以理解为C/A码相位延时的结果。在GPS接收机中，采用捕获方法搜索C/A码的起始点以及载波的频率，特别是信号的多普勒频移。为搜索在某个特定频率点和特定的C/A码延时处的信号是否存在，GPS接收机被调谐到该频率，并且输入信号与已知PRN码进行相关运算，已知PRN码的延时量与输入信号的到达时间相关。若没有搜索到信号，则继续搜索具有下一个可能延时的C/A码。通常，C/A码的每个可能的延时通过移动C/A码1/2码片而得到。由于C/A码包括1023码片，搜索一个固定频率需要检测2046个可能的延时。全部可能的延时检测完之后，继续搜索下一个可能的频率。由于要搜索上千个频率和码延时，捕获过程的速度就非常重要。

图1示意了现有技术的GPS接收机100的框图。通常，GPS接收机包括两部分：RF(射频)前端模块101以及基带信号处理模块103。GPS卫星传来的GPS信号由天线102接收，通过RF调谐器104和频率合成器105，接收信号(也被认为输入信号)将GPS信号(射频信号)转换为具有期望输出频率的信号。然后，模拟/数字转换器(ADC)106以预定采样频率将转换的信号数字化。经转换并且数字化的信号被认为是中频(IF)信号。该中频信号接着传送到包括几个信号处理阶段的基带信号处理模块103。IF信号传送到捕获模块110，如前所述，多普勒频移搜索和C/A码相移搜索在捕获模块110中进行。在捕获阶段，根据IF信号和C/A码进行相关运算完成IF信号的积分。跟踪模块112使用载波跟踪回路和码跟踪回路通过IF信号跟踪GPS信号，从而获取GPS信号中包含的导航数据。接着，导航数据计算模块114和位置计算模块116利用导航数据计算用户的位置。

为达到更高的性能，通常采用并行相关器进行并行搜索。然而，使用大量并行相关器需要大量逻辑资源并且对相关运算的频率要求高，若不进行优化，捕获进程很难在ASIC上实现。因此，本实用新型主要基于实现并行相关器的捕获模块的优化。

实用新型内容

本实用新型提供了一种采用IF信号预处理技术和分块积分技术的设备来实现等效并行相关器的功能。因此，扩频接收机在捕获阶段就使得相关运算频率较低、门运算较少、功耗降低。

本实用新型提供了一种处理以预定采样频率数字化的扩频信号的设备。该设备包括一个中频信号预处理单元和与中频信号预处理单元相连接并通信的多个并行分块积分器。该中频信号预处理单元连接到输入信号，并根据输入信号与本地参考信号，以预定速率产生预积分结果。每个分块积分器连续接收多组预定数量的预积分结果，对于每组预定数量的预积分结果的，每个分块积分器将该组预定数量的预积分结果分别和多段经偏移后的伪随机噪声码进行部分相关运算从而得到多个部分相关运算结果，直到下一组预定数量的预积分结果发送到每个分块积分器中。

本实用新型还提供了一种接收扩频信号的接收机。该接收机包括一个调谐器、一个模拟数字转换器、一个处理扩频信号的设备和一个存储单元。调谐器将接收的扩频信号从原始频率转换为中频。连接到调谐器的模拟数字转换器以预定采样频率将中频信号转换为数字输出信号。处理扩频信号的设备连接到模拟数字转换器。该设备包括一个中频信号预处理单元和与中频信号预处理单元通信的多个并行分块积分器。该中频信号预处理单元根据数字输入信号与本地参考信号以预定速率产生预积分结果。每个分块积分器连续接收多组预定数量的预积分结果，对于每组预定数量的预积分结果，每个分块积分器将该组预定数量的预积分结果分别和多段经偏移后的伪随机噪声码进行部分相关运算从而得到多个部分相关运算结果，直到下一组预定数量的预积分结果发送到每个分块积分器中。该设备还包括一个连接到存储单元和该多个分块积分器的控制逻辑。该控制逻辑从存储单元中读取一个先前部分相关结果，将当前部分相关结果加到先前部分相关结果中，再将经修改的先前部分相关结果写入存储单元。存储单元连接到控制逻辑并且存储计算结果。

本实用新型处理扩频信号的设备使用中频信号预处理单元对输入信号执行预积分处理以及通过中频信号预处理单元将所述预积分结果分成多个组，在多个分块积分器中对每组预积分结果进行相关运算，可以实现大量等效平行相关器的功能，从而减小硬件规模，同时降低了相关运算的频率。

附图说明

本实用新型的其它特性和优点将在以下详细描述并结合图示的说明中更为明显，其中相同数字表示相同元件，并且其中：

图1所示为扩频接收机的现有技术框图。

图2所示为现有捕获模块的结构图。

图3所示为本实用新型一个实施例的捕获模块的示范性结构图。

图4所示为图3所示捕获模块的详细示范性框图。

图5所示为本实用新型一个实施例的处理扩频信号的示范性流程图。

具体实施方式

图2示意了针对一个特定信道的现有捕获模块的结构图。图2所示的捕获模块包括从积分核200-0到积分核200-1022连续编号的1023个并行积分核、一个产生C/A码的信道-NC/A码产生器202、一个产生载波信号的本地振荡器204和一个搜索引擎模块206。每个积分核200将IF信号、本地载波信号、C/A码作为输入完成相关运算。在积分核200-0，相关运算包括将IF信号乘以本地载波信号和C/A码。相关运算结果接着被发送到搜索引擎模块206。搜索引擎模块206判断相关运算结果是否超出一个预定门限并且判断是否找到特定多普勒频移和C/A码相移。为找到C/A码的起始点，常用的方法是，对于每次C/A码的搜索，将C/A码移动1/2码片。在积分核200-1，执行类似的相关运算，不同的只是送到积分核200-1的C/A码被移动1/2码片。1/2码片偏移模块208用于将C/A码移动1/2码片。如前所述，一个C/A码周期包括1023个码片。因此，对于某个频率，完成整个周期的C/A码相位搜索需要2046次相关运算。图2示意的1023个积分核，覆盖了C/A码相位搜索的半个周期。因此，为覆盖C/A码相位搜索的整个周期，需要对IF信号进行两次捕获以完成整个捕获。

虽然并行相关器提供了一种相对高速的捕获处理，实际中，硬件上难以实现1023个并行积分器。为达到等效的并行积分，一些现有技术或是增加硬件规模或是选择高的相关运算频率。本实用新型提供一种有利的方法实现大量等效并行积分器的功能，而所需的相关运算频率较低、硬件规模较小。简明起见，这里主要着重揭示1023个等效并行积分器或并行相关器的实现。然而，本领域技术人员应当认识到，采用在此详述的方法可以实现任意数量的并行积分器。

图3示意了本实用新型捕获模块的示范性结构图。中频(IF)信号预处理单元302接收至少三个信号：一个输入信号(IF信号)304、一个由信号产生器(本地振荡器)310发出的本地参考信号(载波信号)306和一个由码时钟产生器(PRN码数字控制振荡器，又称PRN码NCO)312发出的时钟信号308。IF信号预处理单元302用于对IF信号预积分从而将输入IF信号304的速率从采样速率转换为较低速率。

如前所述，IF信号在捕获模块需要乘以本地载波信号和PRN码。由于C/A码在1/2码片的时间段内并不改变，因此可以在1/2码片时间段内先将IF信号304乘以本地载波信号306得到预积分结果，接着再将预积分结果乘以PRN码。若输入IF信号304的采样频率为16.368MHZ，由于C/A码的一个周期为1毫秒，IF信号304在1/2码片的一个数据长度中包含8个数据采样。IF信号预处理单元302用于将IF信号304的8个采样数据与载波信号306的8个相应的采样数据点点相乘，并且将乘积相加得出一个预积分结果。这样，8点乘积运算就以1/2码片速率进行，也就是预积分结果的产生频率为2.046MHZ。由于PRN码数字控制振荡器312以1/2码片速率产生C/A码时钟，因此可以利用PRN码数字控制振荡器312将预积分结果的产生控制在预定速率，例如1/2码片速率。本实用新型的一个优势是，IF信号处理单元302可以将输入信号转换为频率较低的信号。当预处理输入信号以较低频率产生时，每个分块积分器就有足够时间以时分方式完成多个相关运算，而不是如图2中仅执行一个相关运算，因此，多个相关运算得以共享同一个逻辑资源，下面将加以详述。

IF信号预处理单元302产生的预积分结果被分成多组，每组包含预定数量的预积分结果。IF信号处理单元302将多组预定数量的预积分结果以预定间隔发送到互相并联的所有分块积分器[314-0，...，314-7]中。对于每组预定数量的预积分结果，每个分块积分器同时接收该组预定数量的预积分结果和码产生器316产生的PRN码的相应码段，并且执行多个部分相关运算。本实用新型所述的相关运算是一种内积运算，该内积运算通过将每个预积分结果乘以每个1/2码片并将乘积结果相加进而产生内积值。在一个实施例中，IF信号预处理单元302可以将每组，例如，33个预积分结果发送到分块积分器[314-0，...，314-7]。在下一组33个预积分结果准备好之前，每个分块积分器有33×(1/2码片时间长度)的时间期间对接收到的33个预积分结果进行部分相关运算。若每个部分相关运算以与采样频率相同的频率执行，如16.368MHZ，每个分块积分器在33×(1/2码片时间长度)的时间期间内至少完成256个部分相关运算。因此，4个分块积分器就足以执行1023个相关运算。由于每个预积分结果包括两个分量：一路同相信号(I信号)和一路正交信号(Q信号)，执行1023个I信号和Q信号的相关运算需要2组分块积分器，一组分块积分器处理一路信号。因此，该实施例中给出了8个分块积分器。

有利的是，这里采用的相关运算频率远低于传统相关器所采用的频率。当然，本实用新型也可以采用较高的相关运算频率。另外，IF信号预处理单元302和并行分块积分器[314-0，...，314-7]可以工作在流水线模式下，也就是说，分块积分器[314-0，...，314-7]处理当前一组预定数量的预积分结果时，而IF信号预处理单元302产生下一组预定数量的预积分结果。

然而，应当认识到，采样频率、预积分结果的产生频率、相关运算频率、每次发送到分块积分器的预积分结果的数量和分块积分器的个数都是相关的。本领域技术人员应当理解，这些参数除了在此所述的取值以外还可以设置成不同的值。例如，相关运算频率可以高于16.368MHZ，预积分结果的产生频率可以设置为1/4码片速率。另外，PRN码并不局限于C/A码，也可以采用其他类型的PRN码。

控制逻辑318，如图3所示，也可以包括在捕获模块中。控制逻辑318用于控制整个相关运算结果的计算。例如，在分块积分器314-0产生一个部分相关运算结果之后，控制逻辑318从连接到控制逻辑318的第一存储单元(双口SRAM)320中读取先前部分相关运算结果，将当前部分相关运算结果与同一分块积分器产生的先前部分相关运算结果相加，将总和写入第一存储单元320。在多组预定数量的预积分结果送到分块积分器314-0后，就可以得到IF信号304在整个周期上的完整的相关运算结果。实施中，控制逻辑318从并行分块积分器[314-0，...，314-7]并行接收部分相关运算结果并且执行与之前所述的对分块积分器314-0相同的操作。“先前部分相关运算结果”是指先前一组预定数量的预积分结果和相应的一段PRN码进行相关运算的结果。

第一存储单元(双口SRAM)320连接在控制逻辑318与控制和编码模块322之间，如图3所示，用于存储部分相关运算结果和连续积分结果。连续积分是一种将单个相关运算的相似结果在一个时间段内累加进而提高信噪比并且增强接收机微弱信号的检测能力的运算。每个分块积分器可以在预定数据长度内进行连续积分。

连接在第一存储单元320与第二存储单元324之间的控制和编码模块322处理来自第一存储单元320的连续积分结果并将处理的结果送到第二存储单元324。控制和编码模块322可以执行以下操作：对连续积分结果进行编码、进一步处理信号和进行用于增强微弱信号强度的非连续积分运算。

图4示意了图3捕获模块的详细结构图，并且考虑I信号和Q信号。信号产生器410产生两个正交载波信号：一个正弦信号和一个余弦信号。余弦信号通过对正弦信号的相移得到。相移操作由π/2相移模块434执行。IF信号预处理模块402包括两个乘加器(MAC)单元430和432。第一乘加器(MAC)单元430根据正弦信号和输入IF信号执行预积分运算并且产生含有同相分量的预积分运算结果。第二乘加器(MAC)单元432根据余弦信号和同一输入IF信号执行预积分运算并且产生含有正交分量的预积分运算结果。每个MAC都接收码时钟产生器(PRN码NCO)412产生的时钟信号，这样MAC430和432就以2倍PRN码速率产生预积分结果，也就是以1/2码片速率产生预积分结果。

考虑I信号和Q信号，两组分块积分器分别用于处理I信号和Q信号。分块积分器414-4、414-5、414-6和414-7处理I路信号完成总共1023个相关运算，每个分块积分器执行256个相关运算；而分块积分器414-0、414-1、414-2和414-3处理Q路信号完成总共1023个相关运算，每个分块积分器执行256个相关运算。对于I路或Q路信号，由于每个分块积分器运行方式基本相同，不同的只是发送到每个分块积分器中的C/A码相移为256×(1/2码偏移)。

下面将基于一个分块积分器加以描述。分块积分器414-0接收一组预定数量的预积分结果(例如，33个预积分结果)和包含33个1/2码片的一段C/A码。分块积分器414-0中的并行乘加器(并行MAC)单元436能够在一个时钟周期内(即相关运算频率的倒数)计算33个预积分结果与33个1/2C/A码之间的内积(也称部分相关运算)，还能够将部分相关运算结果加到先前部分相关运算结果中。先前部分相关运算结果是先前33个预积分结果与33个1/2C/A码片之间的内积，33个1/2C/A码片相位分别与当前C/A码相差(256+33)×1/2码片。时钟频率可以与采样频率相同，例如，如前所述的16.368MHZ或更高。内积计算也被称为部分相关运算，因为两个输入信号中的每个都是信号周期的一部分。这里使用的“并行乘加器”是指能够并行执行乘法运算并且每次将这些乘积结果求和、还能够累加部分相关运算结果的MAC。分块积分器414-0还包括连接在并行MAC单元436与控制逻辑418之间的至少两个存储寄存器R0 438和R1 440。有利的是，两个存储寄存器可以工作在流水线方式，以便交替存储来自第一存储单元420的先前部分相关运算结果和存储并行MAC单元436的当前部分相关运算结果。两个存储寄存器的运行由控制逻辑418控制。

在部分相关运算结果产生之后，码产生器416将C/A码偏移1/2码片。C/A码偏移1/2码片之后，分块积分器414-0开始下一个部分相关运算，将同一33个预积分结果和偏移的C/A码作为输入并且将当前部分相关运算结果加到相应的先前相关运算结果中。分块积分器414-0重复上述步骤直到接收到下一组33个预积分结果。由于连续两组33个预积分结果到达的时间间隔为264个时钟周期，即33×8，对于固定33个预积分结果，每个分块积分器就有足够时间计算256个部分相关运算。分块积分器414-0连续接收多组33个预积分结果直到得到256个完整的相关运算结果。

256个相关运算以时分方式在一个分块积分器中执行，这样256个相关运算就可以共享一个并行MAC单元。因此，一个分块积分器可以认为等效于256个相关器，从而减少了所需的逻辑资源。另外，并行MAC单元计算的相关运算中的乘法运算仅仅是符号运算，因为C/A码只有+1和-1两种状态。应当认识到，这些优点应归功于IF信号预积分单元402执行的预积分处理以及通过IF信号预积分单元402将这些预积分结果分成多个分块。

码产生器416包括一个以两倍C/A码片速率产生并行C/A码的PRN码产生器442。产生速率由PRN码NCO 412发出的时钟信号控制。每个发送到I路或Q路的不同分块积分器的C/A码都有不同的起始点。然而，I路的分块积分器和与之对应的Q路的分块积分器接收具有相同码相的C/A码。例如，分块积分器414-0和414-4接收没有相移的相同C/A码。分块积分器414-1和414-5接收相移为256×(1/2码片偏移)的相同C/A码。分块积分器414-2和414-6接收相移为2×256×(1/2码片偏移)的相同C/A码。分块积分器414-3和414-7接收相移为3×256×(1/2码片偏移)的相同C/A码。

图4中的控制逻辑418、第一存储单元(双口SRAM)420、控制和编码模块422和第二存储单元(双口SRAM)424与图3中的对应分量类似。因此，为简明起见，这里就不再赘述。

图5示意了在具有多个分块积分器的电路中处理扩频信号的流程图500，其中该电路采用一个以预定采样频率数字化的输入信号、一个本地参考信号和一个伪随机噪声码。在步骤502，在IF信号预处理单元接收一个数字化的信号后，在步骤504，IF信号预处理单元根据接收信号和本地参考信号以预定速率(例如，两倍PRN码片速率)产生预积分结果。产生预积分结果时，在步骤506，IF信号预处理单元将一组预定数量(例如33)的预积分结果发送到每个分块积分器中。当每个分块积分器接收该组预定数量的预积分结果时，在步骤508，每个分块积分器还接收具有各自码相位的伪随机噪声码。在步骤510，每个分块积分器将接收到的一段伪随机噪声码和该组预定数量(例如33)的预积分结果作为输入进行部分相关运算。在步骤512，在每个分块积分器中得到部分相关运算结果后，在步骤514，部分相关结果加到先前部分相关结果中，其中先前部分相关结果是根据先前一组预定数量的预积分结果和一段相应伪随机噪声码得到的。在每个分块积分器完成部分相关运算后，在步骤516，发送到每个分块积分器中的伪随机噪声码被移动预定位置。在伪随机噪声码偏移后，在步骤518，检测每个分块积分器是否接收到下一组预定数量的预积分结果。若每个分块积分器中没有接收到下一组预定数量的预积分结果，就重复步骤510到步骤516，否则，执行步骤520，即检测每个分块积分器中是否得到多个完整的相关运算结果。若每个分块积分器中没有得到多个完整的相关运算结果，就重复步骤506到步骤518，否则，执行步骤522，即对完整的相关运算结果进一步信号处理。

实施中，GPS信号由连接到接收机100的天线102接收，并且由调谐器104将其从原始频率转换为中频。中频信号接着由模拟数字转换器106以预定采样频率转为数字信号。经过数字化的数字IF信号被送到IF信号预处理单元103。IF信号预处理单元103将IF信号和本地载波信号作为输入执行预积分运算并且以预定速率产生预积分结果。由IF信号预处理单元103产生的多组预定数量的预积分结果由多个并行分块积分器314连续接收。对于一组预定数量的预积分结果，每个分块积分器314将该组预定数量的预积分结果分别和多段经偏移后的PRN码进行部分相关运算从而得到多个部分相关运算结果，直到分块积分器314接收到下一组预定数量的预积分结果。每个分块积分器314持续接收多组预定数量预积分结果并且累加部分相关运算结果，直到获得多个完整的相关运算结果。中间计算结果存储在第一存储单元320。为在每个分块积分器中得到多个完整的相关运算结果，控制逻辑318用于从第一存储单元320中读取一个先前部分相关运算结果，将当前部分相关运算结果与先前部分相关运算结果相加，并且将经修改的先前部分相关结果再写入第一存储单元320。另外，分块积分器314还执行连续积分运算以提高信噪比。连续积分结果被送到控制和编码模块322做进一步处理，例如对连续积分结果编码、进一步处理信号以及执行非连续积分运算。第二存储单元324用于存储来自控制和编码单元322的已处理结果。

图5上下文中的方法还可以通过例如计算设备的运算部分执行一系列机器可读指令来实现。虽然其中的步骤依次列出，但是该方法也可以以不同的顺序或作为事件驱动进程实施。这些指令可以存储在各种类型的带有信号或数据存储的一级、二级或三级介质。该介质包括，例如，计算设备的元件可存取的RAM(未示出)或者存储于计算机设备元件中的RAM。无论是包含在RAM、磁盘或其他二级存储介质的指令都可以存储在各种机器可读数据存储介质中，例如DASD存储器(如常规“硬盘驱动器”或RAID阵列)，磁带、电子只读存储器(例如，ROM、EPROM或EEPROM)、闪存卡、光存储设备(例如，CD-ROM、WORM、DVD、数字光带)、纸带穿孔卡、或者包括数字和模拟传输介质的其他适当的数据存储介质。

这里采用的术语和表述方式只是用于描述，并不应局限于这些术语和表述。使用这些术语和表述并不意味着排除任何示意和描述(或其中部分)的等效特征，应认识到可能存在的各种修改也应包含在权利要求范围内。其他修改、变化和替换也可能存在。相应的，权利要求应视为覆盖所有这些等效物。

Claims (32)

1、一种处理以预定采样频率数字化的扩频信号的设备，其特征在于：所述设备包括：

一个中频信号预处理单元，其连接到输入信号，并根据输入信号和本地参考信号以预定速率产生预积分结果；和

多个并行分块积分器，其连接到所述中频信号预处理单元，并与所述中频信号预处理单元通信，每个分块积分器连续接收多组预定数量预积分结果，对于每组数量的预积分结果，每个分块积分器将该组预定数量的预积分结果分别和多段经过偏移后的伪随机噪声码进行部分相关运算从而得到多个部分相关运算结果，直到下一组预定数量的预积分结果送到所述分块积分器中。

2、根据权利要求1所述的处理以预定采样频率数字化的扩频信号的设备，其特征在于：所述设备还包括：

一个连接到所述多个分块积分器的控制逻辑和一个连接到所述控制逻辑的存储单元，所述存储单元存储所述多个部分相关运算结果，其中所述控制逻辑从所述存储单元读取先前部分相关运算结果，将当前部分相关运算结果加到先前部分运算结果上，再将经修改的先前部分相关运算结果写入所述存储单元。

3、根据权利要求1所述的处理以预定采样频率数字化的扩频信号的设备，其特征在于：所述设备还包括一个产生两个正交的本地参考信号的信号产生器，所述信号产生器与所述中频信号预处理单元通信。

4、根据权利要求3所述的处理以预定采样频率数字化的扩频信号的设备，其特征在于：所述中频信号预处理单元还包括：

一个计算含有同相分量的预积分结果的第一乘加器单元，第一乘加器单元连接到输入信号，在一个数据长度内将输入信号的每个数据点与两个正交本地参考信号其中一个信号的每个相应的数据点相乘，并且将每个乘积结果相加以便产生一个含有同相分量的预积分结果；

一个计算含有正交分量的预积分结果的第二乘加器单元，第二乘加器单元连接到输入信号，在一个数据长度内将输入信号的每个数据点与另一个本地参考信号的每个相应的数据点相乘，并且将每个乘积结果相加以便产生一个含有正交分量的预积分结果。

5、根据权利要求4所述的处理以预定采样频率数字化的扩频信号的设备，其特征在于：所述数据长度为所述伪随机码片长度的一半，所述数据长度包括多个数据点，数据点的个数取决于所述预定采样频率。

6、根据权利要求4所述的处理以预定采样频率数字化的扩频信号的设备，其特征在于：所述多个分块积分器分成两组，第一组连接到第一乘加器单元以接收所述含有同相分量的预积分结果，第二组连接到第二乘加器单元以接收所述含有正交分量的预积分结果。

7、根据权利要求1所述的处理以预定采样频率数字化的扩频信号的设备，其特征在于：所述设备进一步包括一个与所述中频信号预处理单元相连的码时钟产生器，所述码时钟产生器控制所述预积分结果以预定速率产生。

8、根据权利要求7所述的处理以预定采样频率数字化的扩频信号的设备，其特征在于：所述设备进一步包括一个与码时钟产生器相连的码产生器，所述码产生器并行产生多个具有相应码相位的伪随机噪声码并且将每个具有相应码相位的伪随机噪声码发送到相应的分块积分器中。

9、根据权利要求8所述的处理以预定采样频率数字化的扩频信号的设备，其特征在于：所述码产生器包括偏移装置，该偏移装置连接到每个分块积分器，能够将伪随机噪声码偏移预定位置，并且对于伪随机噪声码的每次偏移，相应分块积分器将该组预定数量的预积分结果和偏移的伪随机噪声码执行部分相关运算，得到所述多个部分相关运算结果中的其中一个结果。

10、根据权利要求9所述的处理以预定采样频率数字化的扩频信号的设备，其特征在于：所述预定位置是半个所述伪随机码片的相位偏移。

11、根据权利要求1所述的处理以预定采样频率数字化的扩频信号的设备，其特征在于：所述输入信号以所述预定采样频率由模拟数字转换器转为数字信号。

12、根据权利要求1所述的处理以预定采样频率数字化的扩频信号的设备，其特征在于：所述部分相关运算至少以所述预定采样频率执行。

13、根据权利要求1所述的处理以预定采样频率数字化的扩频信号的设备，所述部分相关运算包括乘法和加法运算，其特征在于：其中所述乘法运算是符号运算。

14、根据权利要求1所述的处理以预定采样频率数字化的扩频信号的设备，其特征在于：所述伪随机噪声码是粗捕获码，粗捕获码包括1023码片，粗捕获码的周期是1毫秒。

15、根据权利要求1所述的处理以预定采样频率数字化的扩频信号的设备，其特征在于：所述预定速率是伪随机码片速率的两倍。

16、根据权利要求1所述的处理以预定采样频率数字化的扩频信号的设备，其特征在于：所述每个分块积分器进一步包括一个并行乘加器单元，所述并行乘加器单元根据一组预定数量的预积分结果和相应的一段伪随机噪声码执行部分相关运算。

17、根据权利要求2所述的处理以预定采样频率数字化的扩频信号的设备，其特征在于：所述每个分块积分器进一步包括连接在所述并行乘加器单元与所述控制逻辑之间的至少两个存储寄存器，两个存储寄存器交替地存储来自存储单元的先前部分相关运算结果和存储当前部分相关运算结果，所述控制逻辑控制每个分块积分器的所述至少两个存储寄存器的运行，所述的至少两个存储器串联连接。

18、一种接收扩频信号的接收机，其特征在于：所述接收机包括：

一个将扩频信号从原始频率转换为中频的调谐器；

一个连接到调谐器的模拟数字转换器，所述模拟数字转换器将中频信号以预定采样频率转换为数字输入信号；

一个存储单元；

一个连接到模拟数字转换器且用于处理扩频信号的设备，包括：

一个根据所述数字输入信号与本地参考信号以预定速率产生预积分结果的中频信号预处理单元；

多个与所述中频信号预处理单元通信的并行分块积分器，每个分块积分器连续接收多组预定数量的预积分结果，对于每组预定数量的预积分结果，每个分块积分器将该组预定数量的预积分结果分别和多段经偏移后的伪随机噪声码进行部分相关运算从而得到多个部分相关运算结果，直到下一组预定数量的预积分结果送到所述分块积分器中；和

一个连接到所述存储单元和所述多个分块积分器的控制逻辑，其中控制逻辑从所述存储单元读取先前部分相关运算结果，将当前部分相关运算结果加到先前部分运算结果上，再将经修改的先前部分相关运算结果写入所述存储单元。

19、根据权利要求18所述的接收扩频信号的接收机，其特征在于：所述设备进一步包括一个产生两个正交的本地参考信号的信号产生器，所述信号产生器与所述中频信号预处理单元通信。

20、根据权利要求19所述的接收扩频信号的接收机，其特征在于：所述中频信号预处理单元进一步包括：

一个计算含有同相分量的预积分结果的第一乘加器单元，第一乘加器单元连接到输入信号，在一个数据长度内将输入信号的每个数据点与两个正交本地参考信号其中一个信号的每个相应的数据点相乘，并且将每个乘积结果相加以便产生一个含有同相分量的预积分结果；

一个计算含有正交分量的预积分结果的第二乘加器单元，第二乘加器单元连接到输入信号，在一个数据长度内将输入信号的每个数据点与另一个本地参考信号的每个相应的数据点相乘，并且将每个乘积结果相加以便产生一个含有正交分量的预积分结果。

21、根据权利要求20所述的接收扩频信号的接收机，其特征在于：所述数据长度为所述伪随机码片长度的一半，所述数据长度包括多个数据点，数据点的个数取决于所述预定采样频率。

22、根据权利要求20所述的接收扩频信号的接收机，其特征在于：所述多个分块积分器分成两组，第一组连接到第一乘加器单元以接收所述含有同相分量的预积分结果，第二组连接到第二乘加器单元以接收所述含有正交分量的预积分结果。

23、根据权利要求18所述的接收扩频信号的接收机，其特征在于：所述设备进一步包括一个与所述中频信号预处理单元相连的码时钟产生器，所述码时钟产生器控制所述预积分结果以预定速率产生。

24、根据权利要求23所述的接收扩频信号的接收机，其特征在于：所述设备进一步包括一个与码时钟产生器相连的码产生器，所述码产生器并行产生多个具有相应码相位的伪随机噪声码并且将每个具有相应码相位的伪随机噪声码发送到相应的分块积分器中。

25、根据权利要求24所述的接收扩频信号的接收机，其特征在于：所述码产生器包括偏移装置，该偏移装置连接到每个分块积分器，能够将伪随机噪声码偏移预定位置，并且对于伪随机噪声码的每次偏移，相应分块积分器将该组预定数量的预积分结果和偏移的伪随机噪声码执行部分相关运算，得到所述多个部分相关运算结果中的其中一个结果。

26、根据权利要求25所述的接收扩频信号的接收机，其特征在于：所述预定位置是半个所述伪随机码片的相位偏移。

27、根据权利要求18所述的接收扩频信号的接收机，其特征在于：所述部分相关运算至少所述以预定采样频率执行。

28、根据权利要求18所述的接收扩频信号的接收机，所述部分相关运算包括乘法和加法运算，其特征在于：其中所述乘法运算是符号运算。

29、根据权利要求18所述的接收扩频信号的接收机，其特征在于：所述伪随机噪声码是粗捕获码，粗捕获码包括1023码片，粗捕获码的周期是1毫秒。

30、根据权利要求18所述的接收扩频信号的接收机，其特征在于：所述预定速率是伪随机码片速率的两倍。

31、根据权利要求18所述的接收扩频信号的接收机，其特征在于：所述每个分块积分器进一步包括一个并行乘加器单元，所述并行乘加器单元根据一组预定数量的预积分结果和相应的一段伪随机噪声码执行部分相关运算。

32、根据权利要求31所述的接收扩频信号的接收机，其特征在于：所述每个分块积分器进一步包括连接在所述并行乘加器单元与所述控制逻辑之间的至少两个存储寄存器，两个存储寄存器交替地存储来自存储单元的先前部分相关运算结果和存储当前部分相关运算结果，所述控制逻辑控制每个分块积分器的所述至少两个存储寄存器的运行，所述的至少两个存储器串联连接。

Images