CN2824478Y

CN2824478Y - 一种用于空间试验的静态图像采集系统

Info

Publication number: CN2824478Y
Application number: CNU2005200052638U
Authority: CN
Inventors: 朱岩; 薛长斌; 陈晓敏
Original assignee: National Space Science Center of CAS
Current assignee: National Space Science Center of CAS
Priority date: 2005-03-04
Filing date: 2005-03-04
Publication date: 2006-10-04
Anticipated expiration: 2015-03-04

Abstract

本实用新型公开了一种图像采集系统，特别是涉及一种用于空间试验的、黑白全电视信号的静态图像采集系统。该系统包括：视频输入电路、同步分离电路、A/D转换电路、图像数据存储器电路、采集时序控制电路、发送控制电路、中央控制处理单元。本实用新型的优点在于：采集过程基本由纯硬件电路完成，在每一帧图像的采集过程中不需要外部信号的干预，可以根据需要通过EEPROM芯片代码重新加载的过程修改所要采集的象素行、列序号及数量。

Description

一种用于空间试验的静态图像采集系统

技术领域

本实用新型涉及一种图像采集系统，特别是涉及一种用于空间试验的、黑白全电视信号的静态图像采集系统。

背景技术

目前空间试验中最常用的静态图像采集系统往往需要专门设计一套光学系统，并配备合适的感光器件(如CCD)及其控制器，再配合以相应的A/D转换电路以及存储电路。这种方法虽然可以保证图像具有较高的采集精度和分辨率，但是由于这些专用光学系统以及专门用于空间试验的电子器件，其专用性很强，而使得空间试验设备成本比较高。为了降低成本，在一些图像质量要求不高且采集帧频要求不高的情况下，可以考虑采用通用的、输出全电视信号的工业级摄像机来代替专门的成像器件。因此就需要一种图像采集系统既能够实现空间试验的图像采集功能又具有成本低的特点。

发明内容

本实用新型的目的是提供一种适用于空间试验检测的，将通用黑白电视摄像机输出的全电视信号转换为数字信号，形成静态图片输出，而且可以根据需要进行有选择地输出某些特定的行信号或列信号的静态图像采集系统。

为了实现上述目的，本实用新型采取的技术方案如下：

本实用新型提供的一种用于空间试验的静态图像采集系统，如图1所示，包括：

视频输入电路1，与外部摄像机(图中没有表示)连接，用于驱动并隔离来自摄像机的黑白全电视信号以及基本工作时钟信号，将基本工作时钟信号二分频，输出采样时钟信号；

与视频输入电路1连接的同步分离电路2，用于从全电视信号中提取帧、场、行同步信号；

与视频输入电路1连接的A/D转换电路3，用于将模拟电视信号转换为8比特数字量序列；

与A/D转换电路3连接的图像数据存储电路4，用于提供数字化的静态图像数据存储器及其选址电路；

与同步分离电路2、图像数据存储电路4连接的采集时序控制电路5，用EEPROM芯片将静态图像采集的主要时序存储起来，用于控制每一帧图像采集过程中行、列有效时间，另外还转发数据发送周期的相关控制时序信号；

与图像数据存储电路4、采集时序控制电路5连接的发送控制电路6，用于产生数据发送周期的相关控制时序信号，将采集完毕的图像数据发送出去；

与图像数据存储电路4、采集时序控制电路5、发送控制电路6连接的中央控制处理单元7，用于控制采集及发送周期的切换。

所述的图像数据存储电路4，如图2所示，包括一SRAM存储器、一3态驱动器、至少两个计数器、至少两个门电路；所述SRAM存储器的容量至少256K；所述两个计数器，一个作为列地址计数器，另一个作为行地址计数器；行地址计数器的输出与SRAM存储器的低地址连接，列地址计数器的输出与SRAM存储器的高地址连接，用于记录行、列数据在存储器中的地址；所述两个门电路，一个是或门电路，另一个是或非门电路；中央处理器发出的开关信号和采集时序控制电路输出的采集列时钟信号通过或非门输出读信号给SRAM存储器；中央处理器发出的开关信号和采集时序控制电路输出的采集列时钟信号通过或门输出写信号给SRAM存储器；所述3态驱动器用于将A/D转换电路3发送来的数据与SRAM存储器的数据口隔离。

所述的采集时序控制电路5，如图3所示，包括至少两个计数器、至少两个EEPROM芯片、至少两个门电路和一多路2选1电路。所述两个计数器，一个作为列计数器，另一个作为行计数器；所述EEPROM芯片的容量至少512字节。列计数器与第一EEPROM芯片连接；行计数器与第二EEPROM连接；列计数器的清零端与第一EEPROM的输出端通过第一或门电路输出采集列时钟信号C_CK_V；行计数器的清零端与第二EEPROM的输出端通过第二或门电路输出采集行时钟信号C_CK_H；将采集列时钟信号C_CK_V、采集行时钟信号C_CK_H、行计数器清零端信号SYN_F三路信号作为一组，将来自发送控制电路6的一组发送控制信号(包括发送列时钟信号，发送行时钟信号，以及发送帧结束信号)作为另一组，这两组信号通过一个多路2选1电路，该多路2选1电路根据中央处理器单元7的开关信号的状态来选择信号输出。

与现有技术相比，本实用新型的优点在于：

采集过程基本由纯硬件电路完成，在每一帧图像的采集过程中不需要外部信号的干预。另外，由于采集时序控制电路中采用EEPROM芯片将视频信号的行、列采集时序存储起来，有利于设计过程中根据需要通过EEPROM芯片代码重新加载的过程修改所要采集的象素行、列序号及数量。

附图说明

图1是本实用新型的用于空间试验的静态图像采集系统组成图；

图2是图像数据存储电路4的内部结构框图；

图3是采集时序控制电路5的内部结构框图。

具体实施方式

下面结合附图与具体实施方式对本实用新型作进一步的描述。

如图1所示，该系统包括：视频输入电路1、同步分离电路2、A/D转换电路3、

图像数据存储电路4、采集时序控制电路5、发送控制电路6、中央控制处理单元7。下面对各部分及其作用进行介绍：

视频输入电路1接受摄像机(图中未示出)输出的全电视信号及其基本工作时钟信号；其中视频信号通过美国AD公司的AD844(图中未示出)进行驱动隔离，输出视频信号；而基本工作时钟信号通过一个D触发器进行二分频，输出采样时钟信号(9.46875MHz)。

同步分离电路2的核心器件是美国Third Domain公司的RS1OOA视频同步分离器军品芯片。该芯片的作用是提取全电视信号中的复合同步信号，然后经过一定的逻辑及时序电路组合产生帧同步脉冲信号SYN_F及行同步脉冲信号信号SYN_H。

A/D转换电路3的核心器件是美国AD公司的AD9048闪电式视频A/D变换芯片，以时钟信号为采样时钟，将视频信号转换为一系列8位数字信号。

图像数据存储电路4，如图2所示，包括一SRAM存储器、一3态驱动器、至少两个计数器、至少两个门电路；所述SRAM存储器的容量至少256K；所述两个计数器，一个作为列地址计数器，另一个作为行地址计数器；行地址计数器的输出与SRAM存储器的低地址连接，列地址计数器的输出与SRAM存储器的高地址连接，用于记录行、列数据在存储器中的地址；所述两个门电路，一个是或门电路，另一个是或非门电路；中央处理器发出的开关信号和采集时序控制电路输出的采集列时钟信号通过或非门输出读信号给SRAM存储器；中央处理器发出的开关信号和采集时序控制电路输出的采集列时钟信号通过或门输出写信号给SRAM存储器；由于考虑到单端口的SRAM在输入输出期间使用同一个数据口，3态驱动器(如54HC244芯片)将A/D转换电路3发送来的数据与SRAM的数据口隔离。当进行图像采集时，3态驱动器将A/D转换电路3发送来的数据传送到SRAM数据口；而采集周期完毕后，3态驱动器输出设定为高阻状态。采集周期的标定由中央控制处理单元7输出的开关信号实现，此信号输入到3态驱动器的输出使能端口。当该信号为低电平时，表示在采集周期，3态驱动器的输出被使能；而当该信号为高电平时，3态驱动器输出被禁止而处在高阻状态。存储器的选址电路由两组计数器组成：列地址计数器及行地址计数器，其中列地址计数器的时钟信号为CK_V，复位信号为CK_H；行地址计数器的时钟信号为CK_H，复位信号为RS_F。以上这三种信号均来自采集时序控制电路5。

采集时序控制电路5，如图3所示，包括一列计数器、一行计数器、两个EEPROM芯片、两个或门电路和一多路2选1电路。EEPROM芯片的容量至少512字节；列计数器与第一EEPROM芯片连接；行计数器与第二EEPROM连接；列计数器的清零端与第一EEPROM的输出端通过第一或门电路输出采集列时钟信号C_CK_V；行计数器的清零端与第二EEPROM的输出端通过第二或门电路输出采集行时钟信号C_CK_H；将采集列时钟信号C_CK_V、采集行时钟信号C_CK_H、行计数器清零端信号SYN_F三路信号作为一组，将来自发送控制电路6的一组发送控制信号(包括发送列时钟信号，发送行时钟信号，以及发送帧结束信号)作为另一组，这两组信号通过一个多路2选1电路，该多路2选1电路根据中央处理器单元7的开关信号的状态来选择信号输出。列计数器以视频输入电路1输出的采集时钟信号为计数时钟，输出一个EEPROM的地址信号，而EEPROM芯片中对应于此地址存储的数据的第0位的状态(“0”或“1”)被读取后在输出端产生一个列有效。也就是说，当某一时钟周期内需要采集象素点时，该时钟周期对应EEPROM芯片中的数据的最低位应该为“0”，反之则为“1”。该信号与采集时钟信号通过一个或门，产生采集列时钟信号C_CK_V。另外，该列计数器采用同步分离电路2产生的行同步信号SYN_H作为复位信号。行计数器以同步分离电路2产生的行同步信号SYN_H为计数时钟，输出另一个EEPROM芯片的地址信号，该EEPROM芯片中对应于该地址的数据的第0位的“0”或“1”状态被读取后在输出端产生一个行有效信号。也就是说，当某一行电视信号需要被采集时，该行所对应的EEPROM芯片中数据的最低位应该位“0”，反之则为“1”。该信号与行同步信号SYN_H通过或门产生一个采集行时钟信号C_CK_H。另外，该行计数器采用同步分离电路2产生的帧同步信号SYN_F作为复位信号。

另外，采集时序控制电路5不仅要最终生成图像采集期间的时序控制，还考虑到图像数据发送期间的时序控制。做法是将采集列时钟信号C_CK_V、采集行时钟信号C_CK_H、行计数器清零端信号SYN_F三路信号作为一组输入，将来自发送控制电路6的一组发送控制信号(包括发送列时钟信号T_CK_V，发送行时钟信号T_CK_H，以及发送帧结束信号T_RS_F三路信号)作为另一组输入，通过一个多路2选1电路。该多路2选1电路以来自中央控制处理单元7的开关信号为选择信号，当开关信号为低电平时，输出采集周期的时序控制信号，反之则输出发送周期的时序控制信号。输出的时序控制信号共有列时钟信号CK_V、行时钟信号CK_H以及帧复位信号RS_F等3路。

发送控制电路6的功能是产生数字图像数据发送过程中所需的一组发送控制信号，共包括发送列时钟信号、发送行时钟信号以及发送帧结束信号。由于各种系统具体应用情况的不同，在本实用新型中不对本部分电路的具体实现方式做出相应规定，具体电路可以根据实际需求设计。比如，空间飞行器的数据管理系统可以通过向本实用新型所设计的设备发送选通信号以及串行传输时钟信号以读取数字图像数据。当一帧静态图像采集完毕后由串行传输时钟计数而产生发送列时钟信号、发送行时钟信号以及帧结束信号，在此期间，中央控制单元7还可能在适当的时候向本单元发送对图像数据打包的包头、包序号信息，本单元通过并/串转换电路将包头、包序号以及图像数据通过串行传输时钟对外驱动传送；在每一帧静态图像采集期间，由中央控制处理单元7发送填充数据并通过本单元由串行传输时钟信号对外驱动传送。

中央控制处理单元7的主要功能是控制采集及发送周期的切换，在空间试验实际应用中还有数据发送的打包处理，在本实用新型中对此部分电路不作特殊的规定，可以根据实际情况进行设计。该部分电路根据同步分离电路2产生的帧同步信号SYN_F判断采集过程是否完成，并在采集过程中将开关信号置为低电平，采集过程结束后将开关信号置为高电平。

根据上面所述内容，该系统实现图像采集与发送的过程可以这样描述：

如图1所示，首先是全电视信号及其工作时钟通过视频输入电路1输入本系统，其中基本工作时钟信号被二分频输出采集时钟信号，视频信号通过美国AD公司的AD844进行驱动隔离，输出视频信号。该视频信号发送到A/D转换电路3以及同步分离电路2。在同步分离电路2中，全电视视频信号的帧、行同步信号(SYN_F、SYN_H)被提取出来，并发送到采集时序控制电路5，同时帧同步信号SYN_F被传送至中央控制处理单元7。中央控制处理单元7根据接收到的帧同步信号SYN_F决定开始进行一帧图像的采集，于是将开关信号置为低电平，并将此信号发送给采集时序控制电路5以及图像数据存储电路4。而此时A/D转换电路3正在以二分频的摄像机基本工作时钟信号作为采样时钟信号将全电视信号转换为一系列8位数字量，并传送给图像数据存储电路4。图像数据存储电路4根据采集时序控制电路5发送来的行、列时钟信号(CK_H、CK_V)将一系列8位数字量存储在SRAM中。当中央控制处理单元7接收到下一个帧同步信号(SYN_F)时，说明一帧图像数据已经采集完毕，于是开关信号被置为高电平，系统进入发送周期，而此时A/D转换电路3产生的8位数字量被图像数据存储电路4中的3态驱动器将其同SRAM存储器数据口隔离，采集时序控制电路5产生的行、列时钟信号及帧同步信号(CK_H、CK_V及SYN_F)转换为发送控制电路6产生的相应发送控制信号，已同视频信号无关。当发送控制电路6将图像数据存储电路4中SRAM存储器所存储的一帧图像数据全部取出后，中央控制处理单元7将根据发送帧结束信号再次将开关信号置为低电平，系统重新进入采集周期，并以此反复进行。

Claims

1.一种用于空间试验的静态图像采集系统，包括：

一用于驱动并隔离来自外部摄像机的全电视信号以及将基本工作时钟信号二分频并输出采样时钟信号的视频输入电路；

一用于将视频信号转换为8比特数字量序列的A/D转换电路，该A/D转换电路与所述视频输入电路相连接；

一用于提供数字化静态图像数据存储器及其选址电路的图像数据存储电路，该图像数据存储电路与所述A/D转换电路相连接；

一用于控制各部分电路工作和控制采集及发送周期切换的中央控制处理单元；

其特征是，还包括：

一用于从全电视信号中提取帧、场、行同步信号的同步分离电路，该同步分离电路与所述视频输入电路相连接；

一用于控制每一帧图像采集过程中行列有效时间和转发数据发送周期相关控制时序信号的采集时序控制电路，该采集时序控制电路与所述同步分离电路、所述图像数据存储电路相连接；

一用于产生数据发送周期的相关控制时序信号并将采集完毕的图像数据发送出去的发送控制电路，该发送控制电路与所述图像数据存储电路、所述采集时序控制电路连接。

2.根据权利要求1所述的用于空间试验的静态图像采集系统，其特征在于，所述的采集时序控制电路，包括至少两个计数器、至少两个EEPROM芯片、至少两个门电路和一多路2选1电路；所述两个计数器，一个作为列计数器，另一个作为行计数器；所述EEPROM芯片的容量至少512字节；列计数器与第一EEPROM芯片连接；行计数器与第二EEPROM连接；列计数器的时钟控制端与第一EEPROM芯片的输出端通过第一或门电路输出采集列时钟信号；列计数器的清零端与第二EEPROM的输出端通过第二或门电路输出采集行时钟信号；将采集列时钟信号、采集行时钟信号、行计数器清零端信号三路信号作为一组，将来自发送控制电路的一组发送控制信号作为另一组，这两组信号通过一个多路2选1电路，该多路2选1电路根据中央处理器单元发出的开关信号的状态来选择信号输出；所述发送控制信号包括发送列时钟信号、发送行时钟信号和发送帧结束信号。

3.根据权利要求1所述的用于空间试验的静态图像采集系统，其特征在于，所述的图像数据存储电路，包括一SRAM存储器、一3态驱动器、至少两个计数器、至少两个门电路；所述SRAM存储器的容量至少256K；所述两个计数器，一个作为列地址计数器，另一个作为行地址计数器；行地址计数器的输出与SRAM存储器的低地址连接，列地址计数器的输出与SRAM存储器的高地址连接；所述两个门电路，一个是或门电路，另一个是或非门电路；中央处理器发出的开关信号和采集时序控制电路输出的采集列时钟信号通过或非门输出读信号给SRAM存储器；中央处理器发出的开关信号和采集时序控制电路输出的采集列时钟信号通过或门输出写信号给SRAM存储器；所述3态驱动器将A/D转换电路发送来的数据与SRAM存储器的数据口隔离。

4.根据权利要求1所述的用于空间试验的静态图像采集系统，其特征在于，所述的视频输入电路中包含摄像机的基本工作时钟信号，频率为18.9375MHz，经过二分频后作为A/D转换电路的采样时钟信号，在全电视信号中的每个52微秒的行有效期间，最多可以采集492个有效象素点。

5.根据权利要求1所述的用于空间试验的静态图像采集系统，其特征在于，所述的同步分离电路，以Third Domain公司的RS100A同步分离器军品芯片为核心，在该芯片将全电视信号中的复合同步信号提取出来以后，从中分离出行同步信号以及帧同步信号。

6.根据权利要求1所述的用于空间试验的静态图像采集系统，其特征在于，所述的A/D转换电路以美国AD公司的AD9048闪电式视频A/D转换芯片为核心，采样时钟信号为摄像机的基本工作时钟信号的二分频，频率为9.46875MHz。