CN2819683Y - 一种数字视频转换接口模块 - Google Patents

Abstract

本实用新型涉及一种数字视频转换接口模块，其特征在于，它由输入缓冲模块、分频器、有限状态机模块、有效视频起始结束标志判断模块、同步控制输出模块、视频输出模块组成，输入缓冲模块分别与有限状态机模块、有效视频起始结束标志判断模块、同步控制输出模块和视频输出模块连接，有限状态机模块分别与有效视频起始结束标志判断模块和同步控制输出模块连接，有效视频起始结束标志判断模块与同步控制输出模块连接。本实用新型的优点是能将BT656 8位格式的数字视频转CCIR601 16位格式，实现简单，成本低廉，具有很好的实用价值，使得一些较早生产的视频处理芯片能够兼容BT656 8位格式的数字视频接口。

Description

一种数字视频转换接口模块

技术领域

本实用新型涉及一种数字视频转换接口模块，通过采用可编程逻辑器件实现把ITU BT656的8位格式的数字视频转换成CCIR601的16位格式的数字视频，属于多媒体技术应用领域。

背景技术

随着数字视频技术的发展，在视频领域出现了多种视频格式，通常在视频处理前端，把视频图像传感器产生的模拟视频转换成数字视频格式。国际无线电咨询委员会(CCIR)(后来被国际电信联盟—ITU所取代)分别规定了525/60和625/50电视系统中分量视频的取样方案。在4:2:2 13.5MHz取样方案中，亮度信号的正交取样频率为13.5MHz，两个色差信号Cb和Cr的取样频率为6.75MHz。CCIR601被广泛地采用在电视制作和后期编辑设备中，取得了较好的效果。在分量数字格式中，无论625/50或525/60，其有效行的像素都定义为720个，根据4:2:2取样法则在每个像素上Y都取样，每个有效行上有720个Y取样字。而ITUR BT.656在CCIR601取样的基础上制定了数字视频的电气接口标准。对于数字视频分量系统中，基于CCIR601标准现实的各种数字视频系统存在多种实现形式。尽管CCIR601中对于分量模拟视频的数字化采用了8位和10位的量化，但是在实现中往往出现多种形式的接口位数，如采用16位的YCbCr 4:2:2系统，它采用16位中的8位来分时传输色差信号CbCr，而用另8位传输亮度信号Y，同时为了实现视频信号的同步，还需要场同步信号(Field)、水平同步信号(Hsync)、垂直同步信号(Vsync)、时钟信号(Pclk)、信号有效信号(Dvalid)等。而BT 656在CCIR601基础上规定了并行分量系统中8位YCbCr 4:2:2数字视频，它在系统中通过加入同步字符串实现了数字视频的同步，故不需要额外的同步控制信号。

在一些较早出现的商业化的数字编码芯片或数字处理芯片只支持CCIR60116位格式的数字视频，不能实现与BT656 8位格式的数字视频接口相连接。

发明内容

本实用新型的目的是发明一种以通用可编程逻辑器件实现BT656 8位格式的数字视频转CCIR601 16位格式的数字视频转换接口模块。

为实现以上目的，本实用新型的技术方案是提供一种数字视频转换接口模块，其特征在于，它由输入缓冲模块、分频器、有限状态机模块、有效视频起始结束标志判断模块、同步控制输出模块、视频输出模块组成，输入缓冲模块分别与有限状态机模块、有效视频起始结束标志判断模块、同步控制输出模块、视频输出模块连接，有限状态机模块分别与有效视频起始结束标志判断模块、同步控制输出模块连接，有效视频起始结束标志判断模块与同步控制输出模块连接，8位格式数字视频输入信号Yin[7:0]从输入缓冲模块一端输入，复位信号Reset从输入缓冲模块、有限状态机模块、有效视频起始结束标志判断模块、分频器和同步控制输出模块端输入，输入时钟信号Pclkin从输入缓冲模块、分频器、有限状态机模块和视频输出模块端输入，同步控制输出模块输出端输出水平同步信号Hsync、垂直同步信号Vsync、输出有效标志信号Dvalid、场标志信号Field。分频器输出时钟信号Pclkout。视频输出模块输出16位格式数字视频输出信号CCIR601。

本实用新型采用可编程器件逻辑实现了625行/50Hz(PAL)、525行/60Hz(NTSC)系统的8位BT656 4:2:2 YCbCr格式信号到CCIR601 16位格式的数字视频信号的转换，在一定程度上简化了一些数字视频处理系统的集成。

本实用新型的优点是能将BT656 8位格式的数字视频转CCIR601 16位格式，实现简单，成本低廉，具有很好的实用价值，使得一些较早生产的视频处理芯片能够兼容BT656 8位格式的数字视频接口。

附图说明

图1为一种数字视频转换接口模块结构示意图；

图2为输入缓冲模块结构示意图；

图3为分频器结构示意图；

图4为系统状态转移图；

图5为有效视频起始结束标志判断模块结构示意图；

图6为同步控制输出模块结构示意图；

图7为视频输出模块结构示意图。

具体实施方式

以下结合附图和实施例对本实用新型作进一步说明。

实施例

如图1所示，为一种数字视频转换接口模块结构示意图，所述的一种数字视频转换接口模块由输入缓冲模块1、分频器2、有限状态机模块3、有效视频起始结束标志判断模块4、同步控制输出模块5、视频输出模块6组成，输入缓冲模块1分别与有限状态机模块3、有效视频起始结束标志判断模块4、同步控制输出模块5、视频输出模块6连接，有限状态机模块3分别与有效视频起始结束标志判断模块4和同步控制输出模块5连接，有效视频起始结束标志判断模块4与同步控制输出模块5连接，8位格式数字视频输入信号Vin[7:0]从输入缓冲模块1输入，复位信号Reset从输入缓冲模块1、分频器2、有效状态机模块3和同步控制输出模块5端输入，输入时钟信号Pclkin从输入缓冲模块1、分频器2、有限状态机模块3和视频输出模块6端输入，同步控制输出模块5输出端输出水平同步信号Hsync、垂直同步信号Vsync、输出有效标志信号Dvalid、场标志信号Field。分频器输出时钟信号Pclkout。视频输出模块6输出16位格式数字视频输出信号CCIR601。

如图2所示，为输入缓冲模块结构示意图，所述的输入缓冲模块1为8位寄存器71，负责将输入的BT656 8位格式的数字视频暂存到一组寄存器中，以待后续处理。

如图3所示，为分频器结构示意图，所述的分频器2由一位加法器8和与门91组成，一位加法器8和与门91连接，分频器2采用一位加法器实现，其中计数器低位H_cnt[0]、输入时钟信号Pclkout为一位加法器的输出，输入时钟信号Pclkout用作输出视频信号的参考时钟，计数器低位H_cnt[0]用于内部传递，有效视频起始结束标志为有效或系统复位时都将输出设为0，分频器2负责将输入时钟进行2分频，并将分频后的时钟电平状态提供给同步控制输出模块5和视频输出模块6作为输出操作的依据。

如图4所示，为系统状态转移图，有限状态机模块4是系统控制的核心，它据输入视频数据的变化负责更新当前状态，为了表示8位格式的BT656视频数据的传输状态，在状态机模块中定义了如下五个状态：即初始态(ST_INIT)、有效视频起始结束标志第一字节态(ST_255)、有效视频起始结束标志第二字节态(ST_000)、有效视频起始结束标志第三字节态(ST_001)和有效视频态(ST_Active)，系统复位后进入的第一个状态为ST_INIT，在ST_INIT状态情况下如果输入的视频数据为0xFF则进入ST_255态，它标志着一行有效视频起始结束标志的开始，如果紧接着输入的视频数据为0，则进入ST_000，它标志着有效视频起始结束标志的第二字节，之后如果再来一个字节的0值数据，则进入ST_001态，它标志着有效视频起始结束标志的第三字节，接下来判断下一输入字节的相关位，如果最高位为1，表明下一字节为一行有效视频数据的结束或开始，其第5位指示场消隐，第4位指示行消隐，它们都为0则表明一行有效视频数据的开始，若第5位为0，第4位为1，则表明一行有效视频数据的结束，状态ST_Active表示正在传输一行有效视频数据。在ST_Active态下将8位的分时复用的4:2:2 YCbCr输入视频数据转换为16位4:2:2 YCbCr数据，高8位存放亮度信号Y，低8位分时存放色差信号CbCr，第偶数个时钟(13.5MHz)处存放Cb，第奇数个时钟(13.5MHz)处存放Cr，在ST_Active态下，如果输入的视频数据为255，则退出到ST_255态，表明一行有效视频数据的结束。

如图5所示，为有效视频起始结束标志判断模块结构示意图，所述的有效视频起始结束标志判断模块4由比较器101、反相器111两个与门92、93组成，比较器101通过与门92和与门93连接，反相器111和与门93连接。有效视频起始结束标志判断模块4是通过判断输入缓冲中的数据和有限状态机模块的输出状态，给出有效视频起始结束标志状态。有效视频起始结束标志表示一行有效视频的开始或结尾。有效视频起始标志表示一行有效视频的开始。本模块首先判断有限状态机模块的当前输出状态是否为ST_001。若有限状态机的当前输出状态为ST_001，则比较器输出逻辑1，否则输出逻辑0。之后，将判断的结果与输入缓冲的第7位进行与运算，得出有效视频起始结束标志的值。系统根据这一值确定出当前的视频流的状态。

如图6所示，为同步控制输出模块结构示意图，所述的同步控制输出模块5由比较器102、2个反相器112、113、7个与门94-910、4个触发器121-124组成，比较器102通过与门94与触发器121连接，与门95与触发器121连接，反相器112通过与门96与触发器122连接，与门97、98分别与触发器123连接，反相器113通过与门99、910与触发器124连接。同步控制输出模块5根据有效视频起始结束标志判断模块4的输出和有限状态机当前状态以及视频缓冲输入值，实时更新并输出同步控制信号。它负责实现视频输出信号各个同步控制信号，即水平同步信号Hsync、垂直同步信号Vsync、场标志信号Field、输出有效标志信号Dvalid的产生。其中，当前状态为有限状态机模块的当前输出状态，本模块判断当前状态是否为ST_Active，即有效视频数据传输状态。若是则比较器输出逻辑1，否则输出逻辑0。

如图7所示，为视频输出模块结构示意图，所述的视频输出模块6由反相器114、2个与门911、912、8位寄存器72、16位寄存器13组成，反相器114通过与门911与8位寄存器72连接，并通过与门912与16位寄存器13连接，8位寄存器72和16位寄存器13连接。视频输出模块6负责实现16位视频信号的产生和输出。通过一个8位暂存器实现了将亮度色度分时复用的BT656的8位信号转换为16位视频信号，亮度信号和色度信号各占8位。

具体实施时，把如上所述六个模块集成在一块可编程序逻辑器件之中，六个模块独立实现其功能。每个模块的实现方式可以有多种，如可以选用硬件描述语言描述，也可以选用基本方块图逻辑搭建的方式实现，之后采用逻辑综合工具实现逻辑综合。

Claims (6)

1.一种数字视频转换接口模块，其特征在于，它由输入缓冲模块(1)、分频器(2)、有限状态机模块(3)、有效视频起始结束标志判断模块(4)、同步控制输出模块(5)、视频输出模块(6)组成，输入缓冲模块(1)分别与有限状态机模块(3)、有效视频起始结束标志判断模块(4)、同步控制输出模块(5)、视频输出模块(6)连接，有限状态机模块(3)分别与有效视频起始结束标志判断模块(4)和同步控制输出模块(5)连接，有效视频起始结束标志判断模块(4)与同步控制输出模块(5)连接，8位格式数字视频输入信号Vin[7:0]从输入缓冲模块(1)端输入，复位信号Reset从输入缓冲模块(1)、有效视频起始结束标志判断模块(4)和同步控制输出模块(5)端输入，输入时钟信号Pclkin从输入缓冲模块(1)、分频器(2)、有限状态机模块(3)、视频输出模块(6)端输入，同步控制输出模块(5)输出端输出水平同步信号Hsync、垂直同步信号Vsync、输出有效标志信号Dvalid、场标志信号Field，分频器(2)输出时钟信号Pclkout，视频输出模块(6)输出16位格式数字视频信号CCIR601。

2.根据权利要求1所述的一种数字视频转换接口模块，其特征在于，所述的输入缓冲模块(1)为将输入的BT6568位格式的数字视频暂存的8位寄存器(71)。

3.根据权利要求1所述的一种数字视频转换接口模块，其特征在于，所述的分频器(2)由一位加法器(8)和与门(91)组成，一位加法器(8)和与门(91)连接。

4.根据权利要求1所述的一种数字视频转换接口模块，其特征在于，所述的有效视频起始结束标志判断模块(4)由比较器(101)、反相器(111)两个与门(92、93)组成，比较器(101)通过与门(92)和与门(93)连接，反相器(111)和与门(93)连接。

5.根据权利要求1所述的一种数字视频转换接口模块，其特征在于，所述的同步控制输出模块(5)由比较器(102)、2个反相器(112、113)7个与门(94-910)、4个触发器(121-124)组成，比较器(102)通过与门(94)与触发器(121)连接，与门(95)与触发器(121)连接，反相器(112)通过与门(96)与触发器(122)连接，与门(97、98)分别与触发器(123)连接，反相器(113)通过与门(99、910)与触发器(124)连接。

6.根据权利要求1所述的一种数字视频转换接口模块，其特征在于，所述的视频输出模块(6)由反相器(114)、2个与门(911、912)、8位寄存器(72)、16位寄存器(13)组成，反相器(114)通过与门(911)与8位寄存器(72)连接，并通过与门(912)与16位寄存器(13)连接，8位寄存器(72)和16位寄存器(13)连接。

Images