CN2648715Y - 多接口e1数据采集器 - Google Patents

Abstract

本实用新型公开了一种多接口E1数据采集器，包括E1接口端有一用于收发E1信道上的信号的E1信道收发模块；RS232接口电路，用以完成RS232电平和TTL电平之间的电平转换；ISA接口电路含有数据驱动部分和地址译码部分；异步数据收发电路，用以将计算机通过ISA总线送来的并行数据转换成异步串行数据或将异步串行数据转换成并行数据等待计算机读取；异步串行数据/或RS232数据与E1接口端之间各有一组数据流转换及控制用的模块。同时采用了31选1的多路选择器，及2选1的多路开关，用来决定E1各时隙的数据接到RS232接口电路还是通过异步串行收发电路到计算机接口。该数据采集器具有计算机接口和RS232串行接口两种访问E1数据的接口。

Description

多接口E1数据采集器

技术领域

本实用新型属于电信领域的一种设备，具体涉及一种利用E1信道实现远距离传送异步串行数据的设备，特别涉及一种多接口E1数据采集器。

背景技术

目前，在电信领域，作为基本速率(2048kbps)的标准传输方式，E1在通信网络中被广泛使用，各种通信设备基本都能提供E1接口；但在自动控制、计算机等应用领域，实际应用的是RS232/RS485等异步串行接口，ISA/PCI等并行总线接口，由于这些接口的传输距离有限，在需要远距离传输数据往往需要将接口的数据转换成E1接口的数据，然后利用E1传输网络进行传输。针对这种应用，目前市场上有两类产品，一类是利用E1中的某个空闲时隙或某几个时隙传送用户的数据(速率小于19.2kbps的异步串行数据或速率小于64kbps的同步数据)而不影响原E1数据业务的传送，一般的用户接口数量小于四个。例如西安大唐电信的DT30、CTC的ETU-02MUX等；第二类能够将复用在E1上31个时隙的异步串行数据提取出来，转换为用户需要接口的产品。第二类主要有两种，第一种产品是将复用到E1的异步串行数据同样恢复成RS232的形式，然后通过插入计算机(工控机)的多串口通信卡接入到计算机内，如CTC公司的ERM-MUX；第二种产品就是它本身是计算机的插卡，它将复用到E1的异步串行数据在卡内进行恢复与接收，然后通过计算机的ISA总线将数据接入到计算机中，如新美公司的DSI。第一种，需要经过多串口通信卡的接入才能将数据传入计算机(工控机)中，这样就增加了一个环节，也增加了成本；第二种，在一条E1中的数据不是接入一台计算机(工控机)，而是需要接入多台计算机(工控机)时，将会无法处理或者处理困难。

发明内容

针对上述现有技术存在的缺陷或不足，本实用新型的目的在于提供一种具有多种接口的E1数据采集器，能够将复用在一条E1上31个时隙的速率小于19.2kbps的异步串行数据提取出来，提供ISA接口和RS232接口，以满足各种环境用户访问E1数据的需求，并具有接入灵活，经济实用等特点。

本实用新型基于现有芯片和元器件组合应用，将其组成一个装置，能够方便的插入计算机中，具有ISA接口和RS232接口，利用现场可编程门阵列完成异步串行数据和E1信道上的传输控制和信号同步问题，完成异步串行数据与E1数据的转换。

实现上述发明目的的技术解决方案是：一种多接口E1数据采集器，其特征在于，该数据采集器包括E1信道收发模块、RS232接口电路、异步数据收发电路、ISA接口电路、E1信道时隙数据到异步串行数据转换电路、异步串行数据到E1信道时隙数据转换电路、两个31选1多路选择器、两个2选1多路开关；E1信道收发模块通过ISA接口电路与异步数据收发电路连通；E1信道收发模块还与E1信道时隙数据到异步串行数据转换电路的输入端连接，E1信道时隙数据到异步串行数据转换电路与一个2选1多路开关连接，2选1多路开关分两路输出，一路与异步数据收发电路连通，另一路通过一个31选1多路选择器与RS232接口电路输入端连接；

RS232接口电路另一路连接有另一个31选1多路选择器，31选1多路选择器与另一个2选1多路开关的输入端连接；该2选1多路开关输入端还与异步数据收发电路连接，2选1多路开关通过异步串行数据到E1信道时隙数据转换电路与E1信道收发模块连接。

E1接口端是E1信道收发模块，内含一片E1收发芯片，用于收发E1信道上的信号；RS232接口电路含有电平转换芯片，用以完成RS232电平和TTL电平之间的电平转换；ISA接口电路含有数据驱动部分和地址译码部分，主要完成对接入E1数据采集器的ISA总线上地址、数据、控制等总线的驱动和对相应地址信号的译码以选通指定地址的器件；；异步数据收发芯片用以将计算机通过ISA总线送来的并行数据转换成异步串行数据或将异步串行数据转换成并行数据等待计算机读取。E1接口与异步串行数据(或RS232数据)之间有一组数据流转换及控制用的模块。从异步串行数据(或RS232数据)到E1数据的转换首先经过31选1的多路选择器判定该RS232数据所占的时隙，然后经过2选1的多路开关，判定该时隙的数据是来自RS232接口，还是来自异步串行收发器，最后经过异步串行数据到E1信道时隙数据的转换电路，采用直接采样法将数据同步到E1上去。相反方向利用E1信道到异步串行数据转换模块，同样采用直接采样法将E1信道上的数据还原成异步串行数据，然后经过2选1的多路开关及31选1的多路选择器，以决定E1各时隙的数据接到RS232接口还是异步串行收发器。

正如上所述，由于本实用新型具备两种访问E1数据的接口，一种是计算机的接口(可为ISA或PCI，现设计为ISA)，通过总线可直接将E1中某个时隙的数据接入到E1卡所在的计算机中，另外一种就是RS232异步串口(16个)，通过这些RS232异步串口来访问E1的数据，增加了数据接入的灵活性。由于E1数据采集器采用计算机插卡的型式，结构紧凑方便，又提供了RS232接口，其计算机可方便的利用此接口访问E1中某个时隙的数据，所以利用这种E1数据采集卡，比上述第一种产品要经济实用，比第二种产品要灵活。

附图说明

附图1：本实用新型的功能模块结构框图；

附图2：收发器的实施例程序框图；

附图3：现场可编程门阵列的功能框图；

附图4：本实施例在Windows2000下驱动程序的组成图；

附图5：数据发送和接收过程驱动程序的基本流程图；

附图6：实施例的E1接口模块的电路图；

附图7：实施例现场可编程门阵列周边电路图，包括图7(1)、(2)；

附图8：实施例异步收发模块电路图；

附图9：实施例RS232接口电路图；

附图10：实施例ISA接口电路图。

具体实施方式

为了更清楚的理解本实用新型，以下结合附图对本实用新型的详细技术内容作进一步的详细说明。

参见附图。如图1所示，本实用新型以模块为主构成，该数据采集器包括E1信道收发模块1、RS232接口电路2、异步数据收发电路3、ISA接口电路4、E1信道时隙数据到异步串行数据转换电路5、异步串行数据到E1信道时隙数据转换电路6、31选1多路选择器7、31选1多路选择器8、2选1多路开关9和2选1多路开关10；E1信道收发模块1通过ISA接口电路4与异步数据收发电路3连通；E1信道收发模块1还与E1信道时隙数据到异步串行数据转换电路5的输入端连接，E1信道时隙数据到异步串行数据转换电路5与2选1多路开关9连接，2选1多路开关9分两路输出，一路与异步数据收发电路3连通，另一路通过31选1多路选择器7与RS232接口电路2输入端连接；

RS232接口电路2另一路连接有31选1多路选择器8，31选1多路选择器8与2选1多路开关10的输入端连接；2选1多路开关10输入端还与异步数据收发电路3连接，2选1多路开关10通过异步串行数据到E1信道时隙数据转换电路6与E1信道收发模块1连接。

E1数据采集器采用计算机插卡的方式。

图中所示模块主要完成以下功能：

1.利用ISA接口电路，计算机通过ISA接口对E1信道收发模块、异步收发电路、31选1多路选择器进行初始化、系统配置；

2.计算机通过ISA接口电路将要发送的数据写入异步收发电路，将异步收发电路接收的数据读入计算机；

3.利用RS232接口电路完成RS232接口电平的转换；

4.利用31选1多路选择器将经过RS232电平转换后的数据指定要复用到的时隙；

5.通过2选1开关来选定相应时隙的数据是来自异步收发电路的异步串行数据或是直接来自RS232口的异步串行数据；

6.通过E1信道时隙数据到异步串行数据转换电路，将异步串行数据以64kbps的采样速率进行采样，进行串并转换；然后再以2M时钟与某时隙的使能信号相与产生的64kbps速率的突发时钟信号作为采样点信号进行并串转换，从而将异步串行数据同步到E1某一时隙上去。

7.通过异步串行数据到E1信道时隙数据异步串行数据转换电路，将E1某一时隙的数据以2M时钟与某时隙的使能信号相与产生的64kbps速率的突发时钟信号作为采样时钟进行采样，进行串并转换；然后再以64kbps的标准时钟进行并/串转换，从而将E1某时隙的数据恢复为异步串行数据。

图2为收发器的实施例程序框图，在具体实施时将ISA接口电路的译码部分及E1数据与异步串行数据的相互转换电路及2选1多路开关和31选1多路选择器等电路放到了一个现场可编程门阵列中来实现。其信号过程是：计算机从ISA接口将要发送的数据写入异步收发芯片发送缓冲区，然后转变为异步串行数据流；RS232驱动/接收芯片将RS232数据转变为TTL电平的异步串行数据流；可编程逻辑芯片将两路来的异步串行数据流根据需要进行选择，然后转换为E1数据流，在此转换过程中实现位同步与字同步过程；由E1收发芯片接收E1上的数据流，经现场可编程门阵列将相应时隙的数据转变为异步串行数据，并决定将此数据送往异步收发芯片还是RS232电平转换芯片，如果是送往异步收发芯片，异步收发芯片接收到数据后，通过ISA接口的中断告诉计算机来取数据。

图3为现场可编程门阵列的功能框图。各部分的工作原理如下：

ISA地址译码部分：PC地址线PCA15～PCA12，PCA9～PCA8及AEN与板选拨动开关输入做比较，比较器输出作为后级的控制信号。即当AEN为低，PCA9～PCA8为低，且PCA15～PCA12与板选拨动开关一致时选中本板。PCA11～PCA10配合PCA7进行进一步的地址译码，以确定板上一个E1收发芯片、四个异步收发芯片及现场可编程门阵列FPGA内部控制寄存器的地址范围。PC可通过I/O操作访问本实施例芯片内部寄存器。

FPGA内部设置了17个控制状态寄存器。其中一个是用来进行软件复位的控制寄存器，其余16个用来对16个外接串口的进行时隙分配(通过多路选择器)，及该串口是否使能的选择(该串口所占时隙数据是与外接串口相接还是与异步收发芯片相连)。

串口数据提取部分和E1数据发送部分共同完成异步串行数据到E1信道时隙数据转换电路的功能。首先串口数据提取部分将异步收发芯片或外接串口(由控制寄存器通过多路选择器决定及2选1开关设定)的数据，用64kbps的采样时钟作为移位进行串/并转换，然后通过E1数据发送部分，用通过E1时钟的帧头信号与接收到的2M时钟运算而得到与各时隙的相对应的2M中64kbps的进发信号作为移位时钟进行并/串转换，从而将异步串行数据同步到E1信道上。

E1数据提取部分和串口数据发送部分共同完成E1信道时隙数据异步串行数据转换电路的功能。E1数据提取部分通过帧头信号与接收到的2M时钟运算而得到与各时隙的相对应的2M中64kbps的迸发信号作为移位时钟，将E1中各时隙的数据提取出来，通过串口数据发送部分以64kbps的移位时钟变为连续的串行数据，由控制寄存器通过多路选择器决定发往异步收发芯片还是外接串口。

该FPGA选用的芯片名称为xc2s200fg256。

图4为本实施例在Windows2000下驱动程序的组成图。主要完成如下工作：

1.初始化驱动程序；

2.创建和删除设备；

3.处理Win32打开和关闭文件句柄的请求；

4.处理Win32输入/输出(I/O)请求；

5.串行化对设备的访问；

6.访问硬件；

7.取消I/O请求；

8.超时I/O请求。

图5所示为数据发送和接收过程驱动程序的基本流程，用于完成数据的中断收发。

图6、图7、图8、图9、图10所示为实施例的电路图。图中U1、U2、U5、U6为电路驱动芯片，用以驱动进入本实施例的ISA信号；U15、U16、U17、U18为RS232驱动芯片，每片4路，共16路，U8、U9、U11、U12为异步收发芯片，每片8路，共32路，其中一路未用；U3为E1收发芯片，U4为变压器；U7为FPGA芯片，U10为PROM；U13、U14为电源转换芯片，为FPGA供电；SW2配置本实施例的地址，SW5配置本实施例的中断。J2为ISA接口。其中U3通过发送数据线TSER、发送时钟线CLK、接收数据线RSER和接收时钟线RCLK及片选线/CSDS2154与U7的I/O线相连；U8、U9、U11、U12分别通过发送数据线UART0_TXD0～UART0_TXD7、UART1_TXD0～UART1_TXD7、UART2_TXD0～UART2_TXD7、UART3_TXD0～UART3_TXD7，接收数据线UART0_RXD0～UART0_RXD7、UART1_RXD0～UART1_RXD7、UART2_RXD0～UART2_RXD7、UART3_RXD0～UART3_RXD7，片选信号线/CS_UART0、/CS_UART1、/CS_UART2、/CS_UART3及中断线/RREQ、/TREQ与U7的I/O线相连，U15、U16、U17、U18分别通过发送数据线CTXD1～CTXD4、CTXD5～CTXD8、CTXD9～CTXD12、CTXD13～CTXD16，接收数据线CRXD1～CRXD4、CRXD5～CRXD8、CRXD9～CRXD12、CRXD13～CRXD16与U7的I/O线相连；SW2通过地址比较线CAR_12～CAR15与U7的I/O线相连。SW5通过中断线/IRQ与U7的I/O线相连，通过/IRQ9、/IRQ10、/IRQ11、/IRQ15与J2的中断线相连；U1通过输入PC_RST与J2的复位线相连，通过输出PCRST线与U8、U9、U11、U12、U7的复位线相连，通过输入PC_AEN与J2的使能线相连，通过输出线AEN与U7的I/O线相连，通过输入线PC_IOR、PC_IOW与J2的读写线相连，通过输出线IOR、IOW与U3、U8、U9、U11、U12、U7的读写线相连；U2、U5分别通过输入线PCA0～PCA7、PCA8～PCA15与J2的地址线相连，通过输出线A0～A7与U3、U8、U9、U11、U12、U7的地址线相连，通过输出线A8～A15与U7的地址线相连；U6通过控制线PCDCTL、输入线PCD0～PCD7与J2的板选及数据线相连，通过方向控制线与U1的输出IOR相连，通过输出线D0～D7与U3、U8、U9、U11、U12、U7数据线相连。

其工作过程为：U15、U16、U17、U18通过J7接收RS232上的数据流，经过电平转换送入U7；U8、U9、U11、U12通过ISA接口接收来自计算机的要发送的数据，然后经过并串转换变为异步串行数据流送入U7；U7根据已配置的内部寄存器的状态来判断某一时隙的数据是来自U15、U16、U17、U18(RS232口)，还是来自U8、U9、U11、U12(异步串行收发器)，将各异步串行数据流同步到E1信道的各个时隙，变为带有帧同步信号的E1数据流；U3从U7接收数据，将U7输出的非归零单极性码NRZ数据转换为HDB3码通过变压器U4和J1发往E1口。同时U3通过J1变压器U4接收E1口数据流并将其转换为NRZ码；U7从U3接收NRZ码的E1数据流，将各时隙数据转变为异步串行数据流，根据已配置的内部寄存器的状态来判断某一时隙的数据是送往U15、U16、U17、U18(RS232口)，还是U8、U9、U11、U12；如果U8、U9、U11、U12有接收到数据，经过串/并变换后放入内部寄存器，然后用中断的方式，通过ISA接口通知计算机来取数据；U15、U16、U17、U18将数据经过电平转换后将数据经J7送往RS232接口。

除此之外，上述装置中，也可用PCI的接口电路来代替ISA的接口电路来实现，输出的RS232的接口也可以根据需要通过更换接口芯片换为其它的接口，例如RS485/RS422，采用的现场可编程门阵列FPGA也可以用可编程逻辑器件PLD或者离散的专用集成电路来实现，E1接口的形式也可直接为BNC头等。

Claims (5)

1、一种多接口E1数据采集器，其特征在于，该数据采集器包括E1信道收发模块[1]、RS232接口电路[2]、异步数据收发电路[3]、ISA接口电路[4]、E1信道时隙数据到异步串行数据转换电路[5]、异步串行数据到E1信道时隙数据转换电路[6]、31选1多路选择器[7]、31选1多路选择器[8]、2选1多路开关[9]和2选1多路开关[10]；E1信道收发模块[1]通过ISA接口电路[4]与异步数据收发电路[3]连通；E1信道收发模块[1]还与E1信道时隙数据到异步串行数据转换电路[5]的输入端连接，E1信道时隙数据到异步串行数据转换电路[5]与2选1多路开关[9]连接，2选1多路开关[9]分两路输出，一路与异步数据收发电路[3]连通，另一路通过31选1多路选择器[7]与RS232接口电路[2]输入端连接；

RS232接口电路[2]另一路连接有31选1多路选择器[8]，31选1多路选择器[8]与2选1多路开关[10]的输入端连接；2选1多路开关[10]输入端还与异步数据收发电路[3]连接，2选1多路开关[10]通过异步串行数据到E1信道时隙数据转换电路[6]与E1信道收发模块[1]连接。

2、根据权利要求1所述多接口E1数据采集器，其特征在于：E1接口端设置有一用于收发E1信道上信号的E1信道收发模块[1]，E1信道收发模块[1]内含一片E1收发芯片。

3、根据权利要求1所述多接口E1数据采集器，其特征在于：RS232接口电路[2]含有电平转换芯片，用以完成RS232电平和TTL电平之间的电平转换。

4、根据权利要求1所述多接口E1数据采集器，其特征在于：ISA接口电路[4]进一步包含有数据驱动部分和地址译码部分。

5、根据权利要求1所述多接口E1数据采集器，其特征在于：该E1数据采集器采用计算机插卡的方式。

Images