CN2525754Y - 高清晰度电视信号的产生电路 - Google Patents

高清晰度电视信号的产生电路 Download PDF

Info

Publication number
CN2525754Y
CN2525754Y CN 01262134 CN01262134U CN2525754Y CN 2525754 Y CN2525754 Y CN 2525754Y CN 01262134 CN01262134 CN 01262134 CN 01262134 U CN01262134 U CN 01262134U CN 2525754 Y CN2525754 Y CN 2525754Y
Authority
CN
China
Prior art keywords
signals
signal
level
high resolution
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 01262134
Other languages
English (en)
Inventor
邓泽学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hisense Group Co Ltd
Original Assignee
Hisense Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hisense Group Co Ltd filed Critical Hisense Group Co Ltd
Priority to CN 01262134 priority Critical patent/CN2525754Y/zh
Application granted granted Critical
Publication of CN2525754Y publication Critical patent/CN2525754Y/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Synchronizing For Television (AREA)

Abstract

一种高清晰度电视YPBPR信号中三电平同步信号的产生电路由下列模块：二分频器L10、L21，四分频器L11，选择器L12、L19、L20，像素点计数器L15、L16、L17，计数器初始静态值L13、L14、L18，上升沿检测模块U1、U4，行计数控制模块U3，三电平控制信号输出模块U2，以及与它们相连的复位信号、格式控制信号FMT0，FMT1、时钟信号、场同步脉冲信号、行同步信号、SE_YUV_VGA信号等各种控制信号线相互连接组成。它可以方便的产生包含三电平同步信号的YPBPR电视信号，是制造高清晰度电视必不可少的信号。

Description

高清晰度电视信号的产生电路
                            技术领域
本发明涉及高清晰度电视，具体是高清晰度电视信号YPBPR中三电平同步信号的产生电路。
                             已有技术
目前国内的高清晰度电视YPBPR信号中不包含三电平同步信号，不符合高清晰度电视标准。
                              技术内容
本发明的目的是提供一种高清晰度电视YPBPR信号中三电平同步信号的产生电路，利用本电路可以方便的产生包含三电平同步信号的YPBPR电视信号。
本实用新型使用美国TI公司的视频D/A芯片THS8133/THS8134，用XILINX公司的CPLD对D/A芯片进行控制，属于本实用新型范围的是对CPLD的内部电路设计。
高清晰度电视YPBPR信号中三电平同步信号的产生电路图如图1所示。
本实用新型高清晰度电视YPBPR信号中三电平同步信号的产生电路由下列模块：二分频器L10、L21，四分频器L11，选择器L12、L19、L20，像素点计数器L15、L16、L17，计数器初始静态值L13、L14、L18，上升沿检测模块U1、U4，行计数控制模块U3，三电平控制信号输出模块U2，以及与它们相连的复位信号、格式控制信号FMT0，FMT1、时钟信号、场同步脉冲信号、行同步信号、SE_YUV_VGA信号各种控制线组成。
各部件作用如下：复位信号(RESET)用来对所有模块复位。
格式控制信号FMT0、FMT1用来选择视频格式，控制选择器L12、L19、L20和三电平控制信号输出模块U2的工作状态。
时钟信号CLK经过模块二分频器L10、四分频器L11分频后，与未分频的CLK一起输出给选择器L12选择合适的时钟，并输出给上升沿检测模块U1、U4，以及像素点计数器L15、L16、L17。
场同步脉冲信号VSYNC经过二分频器L21二分频后，输出给上升沿检测模块U1的SCLR脚，在模块U1中检测出上升沿，然后与复位信号一起输出给U3的RESET脚，以实现每两场对行计数器U3进行一次复位。
行同步信号HSYNC经过上升沿检测模块U4检测出上升沿，然后输出给像素点计数器L15、L16、L17的LOAD脚，从计数器初始静态值L14、L13、L18中载入初始值。RESET信号与L15、L16、L17的进位输出(TERM_CNT)一起送入L15、L16、L17的SYNC_CTRL脚，以实现每行对像素点计数器L15、L16、L17进行一次复位。
像素点计数器L15、L16、L17的计数器输出(OUT[9：0])经过选择器L19得到当前像素值输出给三电平控制信号输出模块U2的HCNT[9：0]，像素点计数器L15、L16、L17的计数进位输出TERM_CNT经过选择器L20，得到当前行起始信号，输出给行计数控制模块U3的CNT_EN脚。
行计数控制模块U3对选择器L20输出的行起始信号进行计数，产生四个控制信号SYNC1、SYNC2、MID、VBI控制三电平控制信号输出模块U2，U2根据选择器L19输出的像素点计数器结果，从BLANK_BAR、SYNC_T、SYNC_BAR三个脚输出精确的控制信号。
SE_YUV_VGA信号用于选通三电平控制信号输出模块U2的输出。当SE_YUV_VGA为高电平时，U2的输出信号选通，对应于THS8133/THS8134的YPBPR模式；当SE_YUV_VGA为低电平时，U2的输出信号被屏蔽，对应于THS8133/THS8134的VGA模式，即不产生三电平同步信号，而使用外部同步信号。
CPLD的输出信号BLANK_BAR、SYNC_BAR、SYNC_T分别连接到外部芯片THS8133/THS8134的第23、24、25脚，以产生三电平的同步信号。
                             附图说明
图1是高清晰度电视YPBPR信号中三电平同步信号的产生电路图。图1由图1A和图1B拼接而成，拼接点在图中以断开线表示出来。
                          具体实施方式
实施例1：一种高清晰度电视YPBPR信号中三电平同步信号的产生电路，构成如图1所示，用其产生的三电平同步信号符合美国ATSC标准中对高清晰度电视信号的要求。

Claims (1)

1.一种高清晰度电视YPBPR信号中三电平同步信号的产生电路由下列模块：二分频器(L10)、(L21)，四分频器(L11)，选择器(L12)、(L19)、(L20)，像素点计数器(L15)、(L16)、(L17)，计数器初始静态值(L13)、(L14)、(L18)，上升沿检测模块(U1)、(U4)，行计数控制模块(U3)，三电平控制信号输出模块(U2)，以及与它们相连的复位信号、格式控制信号FMT0，FMT1、时钟信号、场同步脉冲信号、行同步信号、SE_YUV_VGA信号等各种控制信号线相互连接组成。
CN 01262134 2001-10-10 2001-10-10 高清晰度电视信号的产生电路 Expired - Fee Related CN2525754Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 01262134 CN2525754Y (zh) 2001-10-10 2001-10-10 高清晰度电视信号的产生电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 01262134 CN2525754Y (zh) 2001-10-10 2001-10-10 高清晰度电视信号的产生电路

Publications (1)

Publication Number Publication Date
CN2525754Y true CN2525754Y (zh) 2002-12-11

Family

ID=33669930

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 01262134 Expired - Fee Related CN2525754Y (zh) 2001-10-10 2001-10-10 高清晰度电视信号的产生电路

Country Status (1)

Country Link
CN (1) CN2525754Y (zh)

Similar Documents

Publication Publication Date Title
CN107249101A (zh) 一种高分辨率图像采集与处理装置
CN1164129C (zh) 视频格式模式检测器
CN103813107A (zh) 一种基于fpga多路高清视频叠加方法
CN100511418C (zh) 屏幕显示系统及具有该系统的连接线
CN204707190U (zh) 4k2k图像点对点同步处理装置
CN101814269A (zh) 全彩led点阵上同时显示实时多画面的方法及装置
CN1713264A (zh) 基于fpga的数字osd控制器
CN102572398B (zh) 多路视频处理装置、系统及方法
CN110933333A (zh) 一种基于fpga的图像采集、存储与显示系统
CN110139050A (zh) 一种能兼容超高清视频的多画面拼接处理方法及装置
CN104780329A (zh) 基于fpga的高标清可混播的多画面分割器及分割方法
CN101308210A (zh) 雷达显示图像产生方法及系统
CN102479552A (zh) 一种pmos动态移位寄存器单元及动态移位寄存器
CN101815180A (zh) 显示屏接口信号自适应转接板
CN2525754Y (zh) 高清晰度电视信号的产生电路
CN108616674A (zh) 具有外同步功能的双路视频信号时序产生电路结构
CN201681588U (zh) 全彩led点阵上同时显示实时多画面的装置
CN114205581A (zh) 提高硅基oled微显示装配校准精度的时序设计方法
CN104822041A (zh) 基于fpga实现mipi信号的video和command功能的方法和装置
CN102902648B (zh) 一种基于dma的能够刷led显示屏的gpio模块
CN101754005B (zh) 一种数字视频信号转换装置及数字视频信号传输系统
CN102054414A (zh) 程控液晶模组测试图像发生系统及其控制方法
CN209283366U (zh) 一种基于fpga的双路hdmi高清视频字幕叠加设备
CN206946462U (zh) 一种光纤kvm系统
CN105516632B (zh) Lvds视频信号转换为dp1.2视频信号的方法及系统

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee