CN2358645Y

CN2358645Y - 数字压缩视频码流延时器

Info

Publication number: CN2358645Y
Application number: CN 98250436
Authority: CN
Inventors: 叶梧; 沈朝阳; 陈小英; 彭越浩
Original assignee: South China University of Technology SCUT
Current assignee: South China University of Technology SCUT
Priority date: 1998-12-01
Filing date: 1998-12-01
Publication date: 2000-01-12
Anticipated expiration: 2008-12-01

Abstract

本实用新型是数字压缩视频码流延时器,它由机壳、操作显示板、电路板、开关电源、视频信号输入、输出插座、AC电源插座、电源开关共同连接构成,其连接关系为:安装有操作显示电路的操作显示板装于机壳前架上,电路板及开关电源装于机内底板上,电源插座及电源开关、信号输入输出插座固装于机壳后背板上。电路由信号输入、输出接口电路、串/并及并/串转换电路、数据存储体、延时时间设置电路、存储体读写及动态刷新控制电路、地址计数器、单片机及状态存储器、延时/非延时切换电路共同通过各自信号线相互连接构成。本延时器能实现电视节目实时延时、剪接、切换、编排。

Description

数字压缩视频码流延时器

本实用新型是数字压缩视频码流延时器，属视频数字信号处理技术。

在广播电视行业中，电视台需要对播出的电视节目进行控制和编排，对于非实时电视节目，电视台可以通过录像设备等进行剪接和编排；而对于实时电视节目，如现场直播，其它电视台节目的实时转播等，本地电视台则处于被动状态，现行的电视播出系统根本不能对实时电视节目进行编排控制。对现行的模拟电视广播来说，电视节目延时控制装置包括MPEG-2编码器、MPEG-2码流延时器和MPEG-2解码器。输入的模拟电视信号经MPEG-2编码器产生MPEG-2传输流信号，再由MPEG-2码流延时器对其进行延时控制，最后经MPEG-2解码器还原为模拟电视信号播出。而对数字视频广播来说，由于电视节目延时控制装置输入的是MPEG-2传输流信号，所以该装置只需包括MPEG-2码流延时器和MPEG-2解码器。

本实用新型的目的就是为了克服和解决现行电视播出系统不能对实时电视节目进行编排控制的被动状况，研究设计一种能对多种码率的MPEG-2码流进行延时转发，并能提供延时时间设置、延时状态显示、延时/非延时切换功能、从而能实现对实时模拟电视信号和数字电视信号的剪接、切换和编排的数字压缩视频码流延时器。

本实用新型是通过下述结构技术方案来实现的：数字压缩视频码流延时器的外形结构示意图如图1所示，其电路方框图如图2所示，其电路原理图如图4～6所示。它由机壳1、操作显示面板2、电路板3、开关电源4、视频信号输入插座5、视频信号输出插座6、AC电源插座7、电源开关8共同连接构成，其相互位置和连接关系为：操作显示面板2固装于机壳1的前框架上，操作显示面板2的适当孔洞位置上相对应装置有数码显示管IC30、数据接口IC31、按键S1、S2、延时/非延时切换开关S3、电源指示灯D2、延时状态指示灯D3，操作显示面板通过16芯排线与电路板相电气连接；操作显示电路原理图如图3所示。操作显示面板2上所安装的操作显示电路由数码显示管IC30、数据接口IC31、按键S1～S2，延时/非延时切换开关S3、电源指示灯D2、延时状态指示灯D3、晶体三极管T1～T7、电阻R10～R27共同电气连接构成，电路板3及开关电源4装置于机壳1内底板上，开关电源4的输入与电源开关8相电气连接，其输出与电路板3相电气连接，AC电源插座7与电源开关8相串联固装在机壳后背板上，视频信号输入插座5和视频输出插座6固装于机壳后背板上，并分别与电路板3相电气连接；本延时器电路由操作显示电路、输入信号接口电路、串/并转换电路、数据存储体、延时时间设置电路、存储体读写及动态刷新控制电路、存储体地址计数器、单片机及状态存储器、延时/非延时切换电路、并/串转换电路、输出信号接口电路、LED及键盘共同电气连接构成，其相互连接关系为：输入信号接口电路通过它的输出信号线与串/并转换电路相电气连接，串/并转换电路通过其输出信号线分别与数据存储体、延时/非延时切换电路相电气连接，数据存储体分别通过数据存储输出信号线、存储体读写控制及动态刷新控制信号线、存储体地址计数器输出信号线分别与延时/非延时切换电路、存储体读写控制及动态刷新控制电路、存储体地址计数器相电气连接，延时时间设置电路分别通过状态存储信号线、延时时间设置输出信号线与单片微机及状态存储器、存储体地址计数器和存储体读写控制及动态刷新控制电路相电气连接，延时/非延时切换电路通过延时/非延时切换输出信号线与并/串转换电路相电气连接，并/串转换电路通过由内时钟、内数据输出信号线与输出信号接口电路相电气连接，单片机及状态存储器通过其输出信号线和键盘信号输入线与LED及键盘相电气连接；其中，输入信号接口电路由集成件RS422/TLL收发器IC22～IC23，电容C36～C37共同电气连接构成；串/并转换电路由数据锁存器IC3、集成件可编程逻辑器件IC26、电容C13、C30～C31共同电气连接构成；数据存储体由随机存储器IC1、随机存储器IC10、电容C38～C43共同电气连接构成；延时时间设置电路由集成件可编程逻辑器件IC9、数据锁存器IC19、电阻R9、电容C6、C17、C20共同电气连接构成；存储体读写及动态刷新控制电路由集成件非门IC4、可编程逻辑器件IC8、可编程逻辑器件IC13、非门IC14、电阻R1～R5、电容C1～C5、C11、C18、C23～C24共同电气连接构成。存储体地址计数器由集成件可编程逻辑器件IC5～IC7、数据选择器IC15～IC17、电容C8～C10、C14～C16共同电气连接构成；单片机及状态存储器由集成件数据接口IC18、单片机IC28、状态存储器IC29、电阻R13、R15～R16、晶振X3、电容C21～C22、C29、C30～C31共同电气连接构成；延时/非延时切换电路由集成件数据锁存器IC2、数据选择器IC11～IC12、电容C12、C19、C25共同电气连接构成；并/串转换电路由集成件可编程逻辑器件IC26、电容C26、C28共同电气连接构成；输出信号接口电路由集成件RS422/TLL收发器IC20～IC21、电容C31～C35共同电气连接构成。

本实用新型的工作过程步骤为：(1)本延时器通电后，用单片机检测装置是否处于延时状态，若是，则数码显示器IC30显示“Er”，提示用户拨动延时/非延时切换开关S3，使装置进入非延时状态；(2)装置已处于非延时状态，则数码显示器IC30显示“P”两秒；(3)从状态存储器IC29中读取原设置延时时间，将其显示在数码显示器IC30上，按原延时时间设置延时电路；(4)装置在一个延时时间内检测按键S1或S2是否按下，若S1键按下，则将延时时间增加一个单位时间，并按该延时时间设置延时电路，返回步骤(3)，若S2键按下，则将延时时间减少一个单位时间，并按该延时时间设置延时电路，返回步骤(3)；(5)一个延时时间段到，将延时时间设置存入状态存储器IC29；(6)数码显示器IC30显示“do”；(7)查询检测延时/非延时切换开关S3是否处于非延时状态，若是，则返回步骤(6)，若不是，则开始进入延时工作状态；(8)查询检测延时/非延时切换开关S3是否处于非延时状态，若是，则返回步骤(3)，即在非延时状态下开始新一次延时时间设置，若不是，则返回步骤(8)，继续查询检测；本实用新型的电路工作原理为：本延时器通电后，MPEG-2码流从视频信号输入插座接入延时器，经输入信号接口电路和串/并转换电路变为8比特数据流，在延时时间设置电路、存储体读写及动态刷新控制电路、存储体地址计数器作用下，8比特数据流写入存储体；同时，延时器进入初始化工作状态，用户拨动延时/非延时切换开关S3，使装置进入非延时状态(即8比特数据流一方面写入存储体，另一方面通过延时/非延时切换电路直接送到并/串转换电路，并经输出信号接口电路，从视频信号输出插座输出到MPEG-2解码器)，允许用户在一个延时时间段内，按动操作显示面板上的S1或S2键，更改延时时间设置；经过一个延时时间段后，用户拨动延时/非延时切换开关S3，使装置进入延时状态(即延时/非延时切换电路选择经存储体缓存的8比特数据流输出到并/串转换电路，并经输出信号接口电路，从视频信号输出插座输出到MPEG-2解码器)。8比特数据流在存储体内缓存以实现MPEG-2码流延时的机理为：延时时间设置电路根据单片机输出控制信号及8比特数据流时钟，产生相应存储体模组的选通信号及地址计数器计数时钟；由于存储体的行列地址复接，所以存储体地址计数器的输出在行列地址读写状态标记控制下，由数据选择器IC15～IC17分时向存储体提供行列地址；存储体读写及动态刷新控制信号发生电路产生时基信号、存储体模组读写控制信号、行列地址读写状态标记RC，根据延时时间设置，选用相应的存储体模组读写数据，即通过选用不同容量的存储体存取数据实现对数据不同长度的延时；存储体在不同的延时时间设置时使用不同容量的存储空间，所使用的存储空间可看作一个循环队列，在存储体地址计数器的控制下循环读写存储空间中的数据，从而实现数据的延时。

本实用新型与现有技术相比具有如下的优点和有益效果：(1)使用本压缩延时装置与不压缩的延时装置相比，可大大节省内存的容量；(2)由于本实用新型对数据的存储和延时控制完全由硬件实现，因此数据处理实时性强，适用于多种码率的数据流的存储控制；(3)本实用新型大量采用可编程逻辑器件，这不但保证了数据信号处理的速度，还为装置设计余留了相当大的扩展空间，通过修改可编程逻辑器件的逻辑功能，可以在不改变硬件结构的情况下，进一步完善和扩展装置功能；(4)由于本实用新型中的单片机完成延时器初始化、延时时间设置的控制信号的产生、键盘输入处理、LED延时状态显示，延时时间设置的状态存储等工作，而不干预数据的存储控制，因此保证了数据信号处理的速度，又提供了良好的用户操作界面；(5)由于本实用新型采用随机存储器作为数据存储体，因此工作稳定可靠，使用寿命长，并保证了数据信号的处理速度，从而克服了采用硬盘或磁带作为数据存储体所带来的工作不稳定，使用寿命短的缺点；(6)由于本实用新型的存储体地址计数器只需产生遍历所有不同的行列地址，而不受延时时间不同设置的影响，因此本装置结构简单，硬件易于实现；(7)由于本实用新型克服了现行电视播出系统不能对实时电视节目进行编排控制的被动状况，能对多种码率的MPEG-2码流进行延时转发，并提供了延时时间设置、延时状态显示、延时/非延时切换的功能，从而实现对实时电视信号的剪接、切换和编排。

下面对说明书附图进一步说明如下：图1为数字压缩视频码流延时器外形结构示意图；图2为数字压缩视频码流延时器电路方框图；图3为操作显示电路原理图，图4-图6为数字压缩视频码流延时器电路原理图；图中：1为机壳、2为操作显示面板、3为电路板、4为开关电源、5为视频信号输入插座、6为视频信号输出插座、7为AC电源插座、8为电源开关；图4-6中具有相同管脚标号的管脚应相互电气连接。

本实用新型可以通过如下方式来实施：(1)按图1所示，选用1U标准机箱作为机壳，或用通用的机加工方法加工机壳并按图1所示的位置开孔；(2)把数码显示管IC30、数据接口IC31、按键S1～S2、延时/非延时切换开关S3、电源指示灯D2、延时状态指示灯D3、三极管T1～T7、电阻R10～R27按图3所示焊接在制作好的操作显示面板的印刷电路板上，将操作显示面板固装在机壳前框架上；(3)按图4～6所示绘制印刷电路板并筛选适用元器件，其中：IC1、IC10可选32MDRAM，IC2、IC3、IC19可选74LS373，IC4、IC14可选CD4069，IC5～IC9可选GAL16V8，IC11、IC12、IC15～IC17可选74LS158，IC18可选16针插脚，IC20～IC23可选MAX3485，IC24、IC25可选9针型插座，IC26、IC27可选MAX5032，IC28可选AT89C1051，IC29可选24C02，IC30可选七段共阴极数码管(双位)，IC31可选16针插脚(双列直插)，T1～T7可选9013(NPN管)；对可编程逻辑器件进行编程，并将器件安装在电路板上，将操作显示面板和电路板电气连接进行简单调试；(4)把调装好的电路板固装在机壳内底板上；(5)固装开关电源4、视频信号输入插座5、视频信号输出插座6、AC电源插座7、电源开关8，并将它们和电路板相互电气连接，便可实施数字压缩视频码流延时器。

Claims

1、一种包括机壳、电路板、电源插座、电源开关的数字压缩视频码流延时器，其特征在于：它由机壳(1)、操作显示面板(2)、电路板(3)、开关电源(4)、视频信号输入插座(5)、视频信号输出插座(6)、AC电源插座(7)、电源开关(8)共同连接构成，其相互位置和连接关系为：操作显示面板(2)固装于机壳(1)的前框架上，操作显示面板(2)的适当孔洞位置上相对应装置有数码显示管IC30，数据接口IC31，按键S1、S2，延时/非延时切换开关S3，电源指示灯D2，延时状态指示灯D3，操作显示面板通过16芯排线与电路板相电气连接；电路板(3)及开关电源(4)装置于机壳(1)内底板上，开关电源(4)的输入与电源开关(8)相电气连接，其输出与电路板(3)相电气连接，AC电源插座(7)与电源开关(8)相串联固装在后背板上，视频信号输入插座(5)和视频输出插座(6)固装于机壳后背板上并分别与电路板(3)相电气连接，其中：延时器电路由操作显示电路、输入信号接口电路、串/并转换电路、数据存储体、延时时间设置电路、存储体读写及动态刷新控制电路、存储体地址计数器、单片机及状态存储器、延时/非延时切换电路、并/串转换电路、输出信号接口电路、LED及键盘共同电气连接构成，其相互连接关系为：输入信号接口电路通过它的输出信号线与串/并转换电路相电气连接，串/并转换电路通过其输出信号线分别与数据存储体、延时/非延时切换电路相电气连接，数据存储体分别通过数据存储输出信号线、存储体读写控制及动态刷新控制信号线、存储体地址计数器输出信号线分别与延时/非延时切换电路、存储体读写控制及动态刷新控制电路、存储体地址计数器相电气连接，延时时间设置电路分别通过状态存储信号线、延时时间设置输出信号线与单片微机及状态存储器，存储体地址计数器和存储体读写控制及动态刷新控制电路相电气连接，延时/非延时切换电路通过延时/非延时切换输出信号线与并/串转换电路相电气连接，并/串转换电路通过由时钟、内数据输出信号线与输出信号接口电路相电气连接，电片机及状态存储器通过其输出信号线和键盘信号输入线与LED及键盘相电气连接。

2、按权利要求1所述的包括机壳、电路板、电源插座、电源开关的数字视频码流延时器，其特征在于所述的操作显示电路由数码显示管IC30、数据接口IC31、按键S1～S2、延时/非延时切换开关S3、电源指示灯D2、延时状态指示灯D3、晶体三极管T1～T7、电阻R10～R27共同电气连接构成；输入接口电路由集成件RS422/TLL收发器IC22～IC23，电容C36～C37共同电气连接构成；串/并转换电路由数据锁存器IC3、集成件可编程逻辑器件IC26、电容C13、C30～C31共同电气连接构成；数据存储体由随机存储器IC1、随机存储器IC10、电容C38～C43共同电气连接构成；延时时间设置电路由集成可编程逻辑器件IC9、数据锁存器IC19、电阻R9、电容C6、C17、C20共同电气连接构成；存储体读写及动态刷新控制电路由集成件非门IC4、可编程逻辑件IC8、可编程逻辑器件IC13、分门IC14、电阻R1～R5、电容C1～C5、C11、C18、C23～C24共同电气连接构成。存储体地址计数器由集成件可编程逻辑器件IC5～IC7、数据选择器IC15～IC17、电容C8～C10、C14～C16共同电气连接构成；单片机及状态存储器由集成件数据接口IC18、单片机IC28、数据存储器IC29、电阻R13、R15～R16，晶振X3，电容C21～C22、C29、C30～C31共同电气连接构成；延时/非延时切换电路由集成件数据读写锁存器IC2，数据选择器IC11～IC12，电容C12、C19、C25共同电气连接构成；并/串转换电路由集成件可编程逻辑器件IC26，电容C26、C28共同电气连接构成；输出信号接口电路由集成件RS422/TLL收发器IC20～IC21，电容C34～C35共同电气连接构成。