CN221354145U - 一种可抑制反向电压的直流叠加输出电源电路 - Google Patents

Abstract

本实用新型涉及电源电路技术领域，特别是一种可抑制反向电压的直流叠加输出电源电路，包括第一叠加支路和第二叠加支路；第一叠加支路接变压器二次侧第一输出端和第二输出端间绕组，第二叠加支路接变压器二次侧第三输出端和第四输出端间绕组，第二叠加支路接第一叠加支路的叠加端；第一叠加支路中串联反向电压抑制电路；第一叠加支路用于接收第一绕组电压生成第一输出电压；第二叠加支路用于接收第二绕组电压和第一输出电压，生成第二输出电压；反向电压抑制电路用于当第一叠加支路产生反向电压时，截止第一输出电压的生成，还用于预设第一输出电压的生成时间；从而输出波形稳定的电压并在可对输出波形进行微调。

Description

一种可抑制反向电压的直流叠加输出电源电路

技术领域

本实用新型涉及电源电路技术领域，特别是一种可抑制反向电压的直流叠加输出电源电路。

背景技术

在用电设备智能化程度越来越高的背景下，电源电路的输出稳定性直接影响到与其集成的设备的性能。如果电源输出波动过大，可能导致设备运行异常，如计算机系统中的电压骤降可能导致数据丢失或系统崩溃。此外，对于依赖于精确电压水平的设备(如某些通信设备和传感器)，电源的不稳定可能导致功能异常或误差。而用电设备最常用的电源电路之一则有多路电压输出的电源电路，以满足负载的多样性，其为了更好控制各路输出的电压精度，往往采用直流叠加拓扑输出的方式，但这种拓扑在绕组电压相差过大的情况下会有反向电压的产生，影响输出电压的稳定性。

因此，目前常用的抑制反向电压的措施是在电源电路中通过并联一个二极管用作钳位电路使反向电压控制在合理范围内，反向电流减小至零，输出电压即可恢复正常。

但是上述的抑制措施是基于二极管自身特性进行抑制，由于直流叠加输出电源电路的各支路叠加电压值不同，无法以自身特性匹配每一种支路的叠加电压，从而无法彻底消除反向电压，只能在一定程度上削减反向电压值，在一些对输出电压质量要求较高的用电设备中，这种抑制措施并不是最优解。

实用新型内容

针对上述缺陷，本实用新型的目的在于提出一种可抑制反向电压的直流叠加输出电源电路，可输出波形稳定的电压并可对输出波形进行微调。

为达此目的，本实用新型采用以下技术方案：

一种可抑制反向电压的直流叠加输出电源电路，包括第一叠加支路和第二叠加支路；变压器的二次侧第一输出端和所述第一叠加支路的输入端电连接，所述第一叠加支路的地端、所述第二叠加支路的地端和所述变压器的二次侧第二输出端均接地，所述变压器的二次侧第三输出端和所述第二叠加支路的输入端电连接，所述变压器的二次侧第四输出端和所述第一叠加支路的叠加端电连接；

所述第一叠加支路包括二极管D404、反向电压抑制电路、电容E409、电容E410、电容C405和电阻R411；所述二极管D404的阳极用作所述第一叠加支路的输入端，所述电阻R411的一端用作所述第一叠加支路的地端，所述二极管D404的阴极用作所述第一叠加支路的叠加端；

所述二极管D404的阴极、所述电容E410的阳极均和所述反向电压抑制电路的输入端电连接，所述电容E409的正极、所述电阻R411的另一端、所述电容C405的一端均和所述反向电压抑制电路的输出端电连接，所述电容E409的负极、所述电容E410的负极、所述电容C405的另一端均和所述电阻R411的一端电连接；

当所述反向电压抑制电路的驱动电压为正时，所述反向电压抑制电路的驱动端和所述第二叠加支路的输出端电连接；当所述反向电压抑制电路的驱动电压为负时，所述反向电压抑制电路的驱动端和所述电阻R411的一端电连接；

所述第一叠加支路用于接收第一绕组电压生成第一输出电压；

所述第二叠加支路用于接收第二绕组电压和所述第一输出电压，生成第二输出电压；

所述反向电压抑制电路用于当所述第一叠加支路产生反向电压时，截止所述第一输出电压的生成；还用于预设第一输出电压的生成时间。

进一步的，当所述反向电压抑制电路的驱动电压为正时，所述反向电压抑制电路包括速度控制模块和N沟道MOS管Q1；所述N沟道MOS管Q1的源极用作所述反向电压抑制电路的输入端，所述速度控制模块的驱动端用作所述反向电压抑制电路的驱动端，所述N沟道MOS管Q1的漏极用作所述反向电压抑制电路的输出端；

所述速度控制模块的第一端和所述N沟道MOS管Q1的源极电连接，所述速度控制模块的第二端和所述N沟道MOS管Q1的栅极电连接；

所述速度控制模块用于预设所述N沟道MOS管Q1的导通时间。

进一步的，当所述反向电压抑制电路的驱动电压为负时，所述反向电压抑制电路中的所述N沟道MOS管Q1更换为P沟道MOS管Q2；所述P沟道MOS管Q2的漏极用作所述反向电压抑制电路的输入端，所述P沟道MOS管Q2的源极用作所述反向电压抑制电路的输出端；

所述速度控制模块的第一端和所述P沟道MOS管Q2的源极电连接，所述速度控制模块的第二端和所述N沟道MOS管Q1的栅极电连接。

进一步的，所述速度控制模块包括电容C404、电阻R413和电阻R414；所述电容C404的一端和所述电阻R413的一端均用作所述速度控制模块的第一端，所述电阻R414的一端用作所述速度控制模块的第二端，所述电阻R414的另一端用作所述速度控制模块的驱动端；

所述电容C404的另一端、所述电阻R413的另一端均和所述电阻R414的一端电连接。

进一步的，所述第二叠加支路包括二极管D403、电容C409、电容C412、电容E404、电阻R412和电阻R428；所述二极管D403的阳极用作所述第二叠加支路的输入端，所述电容E404的负极用作所述第二叠加支路的地端，所述电阻R412的一端用作所述第二叠加支路的输出端；

所述电阻R412的另一端、电容C412的一端均和所述电容E404的负极电连接，所述电阻R412的一端、电容C412的另一端、所述电容E404的正极、所述电阻R428的一端均和所述二极管D403的阴极电连接，所述电阻R428的另一端和所述电容C409的一端电连接，所述电容C409的另一端和所述二极管D403的阳极电连接。

进一步的，当所述反向电压抑制电路无驱动电压时，所述反向电压抑制电路不设驱动端；

所述反向电压抑制电路包括二极管D10；所述二极管D10的阳极用作所述反向电压抑制电路的输入端，所述二极管D10的阴极用作所述反向电压抑制电路的输出端。

进一步的，所述二极管D10使用肖特基二极管。

本实用新型提供的技术方案可以包括以下有益效果：直流叠加输出电源电路通过在第一叠加支路中设置反向电压抑制电路在反向电压产生时截止第一输出电压的生成，进而阻止第二输出电压的形成，等反向电压消失后再生成第二输出电压，最后得到没有反向电压出现的波形，保证了第二输出电压的质量。更重要的是，反向电压是随反向电流的产生而产生，而反向电流的持续时间很短，对第二输出电压生成的延时可忽略不计，并不对电压质量造成影响；且反向电压抑制电路串联于第一叠加支路中，第一叠加支路的第一输出电压需经过反向电压抑制电路，所以可通过反向电压抑制电路对第一输出电压的生成时间进行预设，从而进一步控制第二输出电压的建立，可起到控制、调节第二输出电压的作用，从而可在对电压波形要求较高的环境中，微调第二输出电压的波形。

附图说明

图1是本实用新型的其中一个实施例的一种可抑制反向电压的直流叠加输出电源电路的电路图(反向电压抑制电路的驱动电压为正时)。

图2是如图1所示的一种可抑制反向电压的直流叠加输出电源电路的电路图(反向电压抑制电路的驱动电压为负时)。

图3是如图1所示的一种可抑制反向电压的直流叠加输出电源电路的第二输出电压有无反向电压抑制电路的波形对比图，其中图3(a)为无反向电压抑制电路的第二输出电压波形图，图3(b)为有反向电压抑制电路的第二输出电压波形图。

图4是如图1所示的一种可抑制反向电压的直流叠加输出电源电路的电路图(反向电压抑制电路无驱动电压时)。

其中：第一叠加支路1、第二叠加支路2、反向电压抑制电路3、二极管D404、电容E409、电容E410、电容C405、电阻R411、速度控制模块31、N沟道MOS管Q1、P沟道MOS管Q2、电容C404、电阻R413、电阻R414、二极管D403、电容C409、电容C412、电容E404、电阻R412、电阻R428、二极管D10。

具体实施方式

下面详细描述本实用新型的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本实用新型，而不能理解为对本实用新型的限制。

在本实用新型的实施方式的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本实用新型的实施方式的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本实用新型的实施方式的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型的实施方式中的具体含义。

下面结合图1至图4，描述本实用新型实施例的一种可抑制反向电压的直流叠加输出电源电路。

一种可抑制反向电压的直流叠加输出电源电路，包括第一叠加支路1和第二叠加支路2；变压器的二次侧第一输出端和第一叠加支路1的输入端电连接，第一叠加支路1的地端、第二叠加支路2的地端和变压器的二次侧第二输出端均接地，变压器的二次侧第三输出端和第二叠加支路2的输入端电连接，变压器的二次侧第四输出端和第一叠加支路1的叠加端电连接；

第一叠加支路1包括二极管D404、反向电压抑制电路3、电容E409、电容E410、电容C405和电阻R411；二极管D404的阳极用作第一叠加支路1的输入端，电阻R411的一端用作第一叠加支路1的地端，二极管D404的阴极用作第一叠加支路1的叠加端；

二极管D404的阴极、电容E410的阳极均和反向电压抑制电路3的输入端电连接，电容E409的正极、电阻R411的另一端、电容C405的一端均和反向电压抑制电路3的输出端电连接，电容E409的负极、电容E410的负极、电容C405的另一端均和电阻R411的一端电连接；

当反向电压抑制电路3的驱动电压为正时，反向电压抑制电路3的驱动端和第二叠加支路2的输出端电连接；当反向电压抑制电路3的驱动电压为负时，反向电压抑制电路3的驱动端和电阻R411的一端电连接；

第一叠加支路1用于接收第一绕组电压生成第一输出电压；

第二叠加支路2用于接收第二绕组电压和第一输出电压，生成第二输出电压；

反向电压抑制电路3用于当第一叠加支路1产生反向电压时，截止第一输出电压的生成；还用于预设第一输出电压的生成时间。

本实用新型提出的一种可抑制反向电压的直流叠加输出电源电路的优选实施例中，如图1至图4所示，直流叠加输出电源电路以+15V输出电压为例，+15V电压(第二输出电压)通过第一叠加支路1叠加在第二叠加支路2上产生，即是第一叠加支路1的输出电压+5V(第一输出电压)加上第二叠加支路2的接收电压+10V(第二绕组电压)，由第一叠加支路1和第二叠加支路2根据变压器二次侧输出端的匝比所决定；因此第二叠加支路2所接绕组的感生电动势高于第一叠加支路1所接绕组，部分电流会回流至变压器二次侧第四输出端(路径如图1、2、4中虚线箭头)，将第一叠加支路1的电平拉低，生成反向电压，输出电压变化如图3所示的反向电压抑制前波形图；因此，在第一叠加支路1中设置反向电压抑制电路3在反向电压产生时截止第一输出电压的生成，进而阻止第二输出电压的形成，等反向电压消失后再生成第二输出电压，最后得到没有反向电压出现的波形，如图3所示的反向电压抑制后波形图，保证了第二输出电压的质量。更重要的是，反向电压是随反向电流的产生而产生，而反向电流的持续时间很短，对第二输出电压生成的延时可忽略不计，并不对电压质量造成影响；且反向电压抑制电路3串联于第一叠加支路1中，第一叠加支路1的第一输出电压需经过反向电压抑制电路3，所以可通过反向电压抑制电路3对第一输出电压的生成时间进行预设，从而进一步控制第二输出电压的建立，可起到控制、调节第二输出电压的作用，从而可在对电压波形要求较高的环境中，微调第二输出电压的波形。

需要说明的是，当反向电压抑制电路3的驱动电压为正时，反向电压抑制电路3的驱动端需要和第二叠加支路2的输出端电连接，拉高反向电压抑制电路3内的电平，形成正驱动电压；当反向电压抑制电路3的驱动电压为负时，反向电压抑制电路3的驱动端需要和电阻R411的一端电连接(即接地)，拉低反向电压抑制电路3内的电平，形成负驱动电压。

进一步的，当反向电压抑制电路3的驱动电压为正时，反向电压抑制电路3包括速度控制模块31和N沟道MOS管Q1；N沟道MOS管Q1的源极用作反向电压抑制电路3的输入端，速度控制模块31的驱动端用作反向电压抑制电路3的驱动端，N沟道MOS管Q1的漏极用作反向电压抑制电路3的输出端；

速度控制模块31的第一端和N沟道MOS管Q1的源极电连接，速度控制模块31的第二端和N沟道MOS管Q1的栅极电连接；

速度控制模块31用于预设N沟道MOS管Q1的导通时间。

本实施例中，当反向电压抑制电路3的驱动电压为正时(即+Vgs驱动N沟道MOS管Q1导通)，如图1所示，以N沟道MOS管Q1为控制核心，控制第一输出电压的建立来达到截止反向电压的目的。具体的，当第一输出电压建立时，由于N沟道MOS管Q1的体二极管的反向截止，反向电流被截止(虚线箭头路径)；当Vs电压建立，电压为负(反向电压产生)时，不满足N沟道MOS管Q1的体二极管正向导通电压，第一输出电压(+5V)不输出；当Vs电压上升，满足体二极管导通电压，Vd电压建立，此时第二输出电压低于设计输出电压(+15V)，降低电压为体二极管导通电压；当第二输出电压建立稳定后，N沟道MOS管Q1导通，体二极管被短路，此时第一输出电压达到精度要求(+5V)，从而第二输出电压达到精度要求(+15V)；综上所述来防止反向电压的产生。

又因为N沟道MOS管Q1在控制第一输出电压建立的过程中利用速度控制模块31的驱动端接第二叠加支路的输出端获取+Vgs，则可被速度控制模块31控制N沟道MOS管Q1的导通时间，从而可根据实际需求通过速度控制模块31预设N沟道MOS管Q1的导通时间，进而控制第二输出电压的建立，得到想要的电压波形。

进一步的，当反向电压抑制电路3的驱动电压为负时，反向电压抑制电路3中的N沟道MOS管Q1更换为P沟道MOS管Q2；P沟道MOS管Q2的漏极用作反向电压抑制电路3的输入端，P沟道MOS管Q2的源极用作反向电压抑制电路3的输出端；

速度控制模块31的第一端和P沟道MOS管Q2的源极电连接，速度控制模块31的第二端和N沟道MOS管Q1的栅极电连接。

本实施例中，当反向电压抑制电路3的驱动电压为负时(即-Vgs驱动P沟道MOS管Q2导通)，如图2所示，以P沟道MOS管Q2为控制核心，控制第一输出电压的建立来达到截止反向电压的目的。原理与N沟道MOS管Q1作为控制核心时相同，区别点在于需要通过速度控制模块31的驱动端接地获取-Vgs。

进一步的，速度控制模块31包括电容C404、电阻R413和电阻R414；电容C404的一端和电阻R413的一端均用作速度控制模块31的第一端，电阻R414的一端用作速度控制模块31的第二端，电阻R414的另一端用作速度控制模块31的驱动端；

电容C404的另一端、电阻R413的另一端均和电阻R414的一端电连接。

本实施例中，速度控制模块31主要通过控制N沟道MOS管Q1和P沟道MOS管Q2的Vgs的建立时间来实现控制导通时间，而导通时间则可通过电容C404、电阻R413和电阻R414来进行预设。

N沟道MOS管Q1导通时间关系式为：

Vgs＝(15-Vs)*R413/(R414+R413)；

导通时间：ton＝-R414*C404*ln((15-Vs-Vgs)/(15-Vs))。

P沟道MOS管Q2导通时间关系式为：

-Vgs＝Vsg；

Vsg＝Vs*R413/(R413+R414)；

导通时间：ton＝-R414*C406*ln((Vs-Vsg)/Vs)。

进一步的，第二叠加支路2包括二极管D403、电容C409、电容C412、电容E404、电阻R412和电阻R428；二极管D403的阳极用作第二叠加支路2的输入端，电容E404的负极用作第二叠加支路2的地端，电阻R412的一端用作第二叠加支路2的输出端；

电阻R412的另一端、电容C412的一端均和电容E404的负极电连接，电阻R412的一端、电容C412的另一端、电容E404的正极、电阻R428的一端均和二极管D403的阴极电连接，电阻R428的另一端和电容C409的一端电连接，电容C409的另一端和二极管D403的阳极电连接。

本实施例中，由二极管D403、电容C409、电容C412、电容E404、电阻R412和电阻R428组成滤波、稳压电路，通过二极管D403的阳极接收第二绕组电压(+10V)，电容E404的负极接收第一叠加支路1的第一输出电压(+5V)，从而叠加得到第二输出电压(+15V)，进而对第二输出电压进行滤波、稳压，输出稳定的第二输出电压，再加上反向电压已被第一叠加支路1截止，所以第二输出电压的波形更加稳定。

进一步的，当反向电压抑制电路3无驱动电压时，反向电压抑制电路3不设驱动端；

反向电压抑制电路3包括二极管D10；二极管D10的阳极用作反向电压抑制电路3的输入端，二极管D10的阴极用作反向电压抑制电路3的输出端。

本实施例中，在对第二输出电压精度、波形要求不是那么高的情况下，还可以选择二极管D10来截止反向电压，配合第一叠加支路1前侧用于隔离的二极管D404可有效截止反向电压，成本更低、结构更简单。

进一步的，二极管D10使用肖特基二极管。

本实施例中，由于肖特基二极管与普通二极管与相比，具有反向恢复性能快、损耗低、反向耐压低等特点，所以普通二极管对反向电压的灵敏度和截止效果没有肖特基二极管好，一定程度上会影响输出电压的波形，使反向电压的截止不够彻底，因此二极管D10使用肖特基二极管然后配合二极管D404对反向电压进行截止即可得到如图3所示反向电压抑制后的波形。

根据本实用新型实施例的一种可抑制反向电压的直流叠加输出电源电路的其他构成等以及操作对于本领域普通技术人员而言都是已知的，这里不再详细描述。

在本说明书的描述中，参考术语“实施例”、“示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

尽管已经示出和描述了本实用新型的实施例，本领域的普通技术人员可以理解：在不脱离本实用新型的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由权利要求及其等同物限定。

Claims (7)

1.一种可抑制反向电压的直流叠加输出电源电路，其特征在于：包括第一叠加支路和第二叠加支路；变压器的二次侧第一输出端和所述第一叠加支路的输入端电连接，所述第一叠加支路的地端、所述第二叠加支路的地端和所述变压器的二次侧第二输出端均接地，所述变压器的二次侧第三输出端和所述第二叠加支路的输入端电连接，所述变压器的二次侧第四输出端和所述第一叠加支路的叠加端电连接；

所述第一叠加支路包括二极管D404、反向电压抑制电路、电容E409、电容E410、电容C405和电阻R411；所述二极管D404的阳极用作所述第一叠加支路的输入端，所述电阻R411的一端用作所述第一叠加支路的地端，所述二极管D404的阴极用作所述第一叠加支路的叠加端；

所述二极管D404的阴极、所述电容E410的阳极均和所述反向电压抑制电路的输入端电连接，所述电容E409的正极、所述电阻R411的另一端、所述电容C405的一端均和所述反向电压抑制电路的输出端电连接，所述电容E409的负极、所述电容E410的负极、所述电容C405的另一端均和所述电阻R411的一端电连接；

当所述反向电压抑制电路的驱动电压为正时，所述反向电压抑制电路的驱动端和所述第二叠加支路的输出端电连接；当所述反向电压抑制电路的驱动电压为负时，所述反向电压抑制电路的驱动端和所述电阻R411的一端电连接；

所述第一叠加支路用于接收第一绕组电压生成第一输出电压；

所述第二叠加支路用于接收第二绕组电压和所述第一输出电压，生成第二输出电压；

所述反向电压抑制电路用于当所述第一叠加支路产生反向电压时，截止所述第一输出电压的生成；还用于预设第一输出电压的生成时间。

2.根据权利要求1所述的一种可抑制反向电压的直流叠加输出电源电路，其特征在于：当所述反向电压抑制电路的驱动电压为正时，所述反向电压抑制电路包括速度控制模块和N沟道MOS管Q1；所述N沟道MOS管Q1的源极用作所述反向电压抑制电路的输入端，所述速度控制模块的驱动端用作所述反向电压抑制电路的驱动端，所述N沟道MOS管Q1的漏极用作所述反向电压抑制电路的输出端；

所述速度控制模块的第一端和所述N沟道MOS管Q1的源极电连接，所述速度控制模块的第二端和所述N沟道MOS管Q1的栅极电连接；

所述速度控制模块用于预设所述N沟道MOS管Q1的导通时间。

3.根据权利要求2所述的一种可抑制反向电压的直流叠加输出电源电路，其特征在于：当所述反向电压抑制电路的驱动电压为负时，所述反向电压抑制电路中的所述N沟道MOS管Q1更换为P沟道MOS管Q2；所述P沟道MOS管Q2的漏极用作所述反向电压抑制电路的输入端，所述P沟道MOS管Q2的源极用作所述反向电压抑制电路的输出端；

所述速度控制模块的第一端和所述P沟道MOS管Q2的源极电连接，所述速度控制模块的第二端和所述N沟道MOS管Q1的栅极电连接。

4.根据权利要求3所述的一种可抑制反向电压的直流叠加输出电源电路，其特征在于：所述速度控制模块包括电容C404、电阻R413和电阻R414；所述电容C404的一端和所述电阻R413的一端均用作所述速度控制模块的第一端，所述电阻R414的一端用作所述速度控制模块的第二端，所述电阻R414的另一端用作所述速度控制模块的驱动端；

所述电容C404的另一端、所述电阻R413的另一端均和所述电阻R414的一端电连接。

5.根据权利要求1所述的一种可抑制反向电压的直流叠加输出电源电路，其特征在于：所述第二叠加支路包括二极管D403、电容C409、电容C412、电容E404、电阻R412和电阻R428；所述二极管D403的阳极用作所述第二叠加支路的输入端，所述电容E404的负极用作所述第二叠加支路的地端，所述电阻R412的一端用作所述第二叠加支路的输出端；

所述电阻R412的另一端、电容C412的一端均和所述电容E404的负极电连接，所述电阻R412的一端、电容C412的另一端、所述电容E404的正极、所述电阻R428的一端均和所述二极管D403的阴极电连接，所述电阻R428的另一端和所述电容C409的一端电连接，所述电容C409的另一端和所述二极管D403的阳极电连接。

6.根据权利要求1所述的一种可抑制反向电压的直流叠加输出电源电路，其特征在于：当所述反向电压抑制电路无驱动电压时，所述反向电压抑制电路不设驱动端；

所述反向电压抑制电路包括二极管D10；所述二极管D10的阳极用作所述反向电压抑制电路的输入端，所述二极管D10的阴极用作所述反向电压抑制电路的输出端。

7.根据权利要求6所述的一种可抑制反向电压的直流叠加输出电源电路，其特征在于：所述二极管D10使用肖特基二极管。