CN221079993U - 一种封装结构 - Google Patents
一种封装结构 Download PDFInfo
- Publication number
- CN221079993U CN221079993U CN202322515086.9U CN202322515086U CN221079993U CN 221079993 U CN221079993 U CN 221079993U CN 202322515086 U CN202322515086 U CN 202322515086U CN 221079993 U CN221079993 U CN 221079993U
- Authority
- CN
- China
- Prior art keywords
- molding compound
- electronic component
- package structure
- wire structure
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title description 3
- 238000000465 moulding Methods 0.000 claims abstract description 123
- 150000001875 compounds Chemical class 0.000 claims abstract description 120
- 229910000679 solder Inorganic materials 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 238000007789 sealing Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 49
- 230000035882 stress Effects 0.000 description 35
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 26
- 229910052802 copper Inorganic materials 0.000 description 26
- 239000010949 copper Substances 0.000 description 26
- 238000000034 method Methods 0.000 description 20
- 239000000463 material Substances 0.000 description 14
- 230000008569 process Effects 0.000 description 14
- KSAVQLQVUXSOCR-UHFFFAOYSA-M sodium lauroyl sarcosinate Chemical compound [Na+].CCCCCCCCCCCC(=O)N(C)CC([O-])=O KSAVQLQVUXSOCR-UHFFFAOYSA-M 0.000 description 9
- 239000000758 substrate Substances 0.000 description 8
- 101100242304 Arabidopsis thaliana GCP1 gene Proteins 0.000 description 7
- 101100412054 Arabidopsis thaliana RD19B gene Proteins 0.000 description 7
- 101150118301 RDL1 gene Proteins 0.000 description 7
- 238000001465 metallisation Methods 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 238000007747 plating Methods 0.000 description 4
- 101100355967 Arabidopsis thaliana RDL3 gene Proteins 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 3
- 230000006399 behavior Effects 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- GLGNXYJARSMNGJ-VKTIVEEGSA-N (1s,2s,3r,4r)-3-[[5-chloro-2-[(1-ethyl-6-methoxy-2-oxo-4,5-dihydro-3h-1-benzazepin-7-yl)amino]pyrimidin-4-yl]amino]bicyclo[2.2.1]hept-5-ene-2-carboxamide Chemical compound CCN1C(=O)CCCC2=C(OC)C(NC=3N=C(C(=CN=3)Cl)N[C@H]3[C@H]([C@@]4([H])C[C@@]3(C=C4)[H])C(N)=O)=CC=C21 GLGNXYJARSMNGJ-VKTIVEEGSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000003575 carbonaceous material Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229940125758 compound 15 Drugs 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000000109 continuous material Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- -1 silicon Chemical compound 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本申请的一些实施例提供了一种封装结构，包括：导线结构，包括上表面和与上表面相对的下表面；第一模制化合物，位于导线结构的下表面下方；第二模制化合物，位于导线结构的上表面上方；以及第一电子元件，位于第二模制化合物上方且与第二模制化合物间隔开，其中，第一模制化合物的厚度与第二模制化合物的厚度实质相同。通过在导线结构上方设置第二模制化合物来平衡导线结构下方的第一模制化合物来解决因无法判断应力行为问题造成的导线结构断裂的问题。
Description
技术领域
本申请的实施例涉及一种封装结构。
背景技术
在半导体封装结构中，扇出型基板上芯片(FOCoS)相较一般球栅阵列(BGA)产品不同，扇出型管芯(Fanoutdie)本身为由管芯组合而成的复合式管芯，并以再分布结构(RDL)中的细线路进行导通连接：
1.最初是连接处的底部填充层(UF)出现断裂脱离的状况，经过多次材料验证后，以增加高带宽存储器(HBM)至直流专用集成电路(DC ASIC)之间的间隙(诸如70μmto200μm)的底部填充层的量成功改善断裂脱离问题；以及
2.在底部填充层的断裂问题解决之后，又在电性测试时出现断路问题，经分析是位于高带宽存储器(HBM)至直流专用集成电路(DCASIC)之间的间隙中的细线路，透过不断的材料变更及结构补强后仍无法有效完全改善细线路(诸如迹线)断裂的出现；具体如下：
参见图1A至图1D，其中，图1A示出了扇出型基板上芯片10的顶视图，图1B示出了沿着图1A的线L-L的截面图，并且图1C和图1D示出了热区区域A的放大视图。具体地，扇出型基板上芯片10的扇出型管芯相较一般芯片级封装(CSP)产品结构，高带宽存储器(HBM)11与专用集成电路(ASIC)管芯12以及伪管芯13以凸块(Bumping)制程的再分布结构(RDL)14中的细线路14T相互连接，再进行模制，从而将高带宽存储器(HBM)11与专用集成电路(ASIC)管芯12封装在模制化合物(CPD)15中。但由于高带宽存储器(HBM)11与专用集成电路(ASIC)管芯12两者材料性质相异，温度变化时因翘曲产生较大应力，在再分布结构(RDL)14以及再分布结构(RDL)14中的介电层14I(诸如聚酰亚胺(PI))刚性不足的情况下，因而造成再分布结构(RDL)14中的细线路14T断裂C的问题。
之后，通过在再分布结构(RDL)14下方模制另一模制化合物(CPD)用以平衡再分布结构(RDL)14上方的模制化合物(CPD)15，但由于上面的模制化合物(CPD)15用以封装高带宽存储器(HBM)11与专用集成电路(ASIC)管芯12，因此，其热应力行为无法判断，因此，还是会造成热区区域A的细线路14T断裂C的问题。
可见，扇出型基板上芯片(FOCoS)的扇出型管芯在过回流或炉等各项热制程的情况下，因材料特性的不同，硅材质的专用集成电路(ASIC)管芯12与外边包覆模制化合物15中的高带宽存储器(HBM)11产生失配，导致连接的热区区域A处受到拉扯发生断裂C，使得扇出型基板上芯片(FOCoS)的扇出型管芯热区(即，热区区域A)应力迹线(即，细线路14T)连接断裂C。
实用新型内容
为了解决扇出型基板上芯片(FOCoS)的扇出型管芯中的电子元件之间连接的的迹线(即，细线路)因温度变化所产生的断裂问题，本申请通过结构设计降低连接处的应力值，并且采取改变结构的方式成功解决了迹线连接处的应力问题。
具体地，本申请提供了一种封装结构，包括：导线结构，包括上表面和与所述上表面相对的下表面；第一模制化合物，位于所述导线结构的下表面下方；第二模制化合物，位于所述导线结构的上表面上方；以及第一电子元件，位于所述第二模制化合物上方且与所述第二模制化合物间隔开，其中，所述第一模制化合物的厚度与所述第二模制化合物的厚度实质相同。
在一些实施例中，封装结构还包括：第三模制化合物，密封所述第一电子元件。
在一些实施例中，封装结构还包括：第二电子元件，由所述第三模制化合物密封，其中，所述第二电子元件通过所述导线结构与所述第一电子元件通讯。
在一些实施例中，所述第二模制化合物与所述第三模制化合物间隔开。
在一些实施例中，封装结构还包括：介电层，位于所述第二模制化合物与所述第三模制化合物之间。
在一些实施例中，封装结构还包括：第一导电柱，位于所述第一模制化合物内；以及第二导电柱，位于所述第二模制化合物内，其中，在与所述第一导电柱或所述第二导电柱的延伸方向垂直的方向上，所述第一导电柱的宽度大于所述第二导电柱的宽度。
在一些实施例中，所述第一导电柱的数量小于所述第二导电柱的数量。
在一些实施例中，所述第一电子元件通过焊球接合至所述介电层中的金属线。
在一些实施例中，封装结构还包括：底部填充物，设置在所述介电层与所述第一电子元件之间并且围绕所述焊球。
在一些实施例中，封装结构还包括：第三电子元件，由所述第三模制化合物密封并且与所述第二电子元件并排设置。
在一些实施例中，所述第三电子元件是伪管芯。
在一些实施例中，所述第一模制化合物与所述导线结构的下表面直接接触，并且所述第二模制化合物与所述导线结构的上表面直接接触。
在一些实施例中，所述第一模制化合物与所述第二模制化合物相同或不同。
在一些实施例中，所述第三模制化合物的顶面与所述第一电子元件和所述第二电子元件的顶面齐平。
在一些实施例中，所述介电层的厚度小于所述导线结构的厚度。
在一些实施例中，所述介电层的厚度小于所述第一模制化合物的厚度和所述第二模制化合物的厚度。
在一些实施例中，封装结构还包括：外部连接件，连接至所述第一导电柱，其中，所述外部连接件与所述第一导电柱相对应。
在一些实施例中，所述第一导电柱和所述第二导电柱为铜柱。
在一些实施例中，所述第一电子元件为专用集成电路。
在一些实施例中，所述第二电子元件为高带宽存储器。
通过本申请提供的封装结构，有效减少了电子元件之间的间隙区域中的迹线(即，细线路)所产生的应力集中及导线结构中的迹线(线路)断裂问题。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本实用新型的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1A至图1D示出了现有技术的封装结构。
图2至图3示出了根据本申请的实施例的封装结构。
图4至图5示出了根据本申请的实施例的封装结构与现有技术的封装结构的应力对比。
图6至图18示出了根据本申请的实施例的形成封装结构的工艺流程。
具体实施方式
以下公开内容提供了许多用于实现本实用新型的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本实用新型。当然，这些仅仅是实例，而不旨在限制本实用新型。在本申请中，实质相同可表示给定数量的在该值的±5％内变化(例如，值的±1％、±2％、±3％、±4％、±5％)的值。这些值仅是实例，并不旨在进行限制。术语“厚度实质相同”可以指根据本文的教导而由相关领域的技术人员解释的值的百分比，诸如厚度相差在±5％内。
本申请为了改善电子元件结构中的相应电子元件之间的间隙区域中的迹线(细线路)在温度变化时，因翘曲拉扯产生应力造成导线结构中的迹线断裂的问题，提供了一种封装结构100，参见图2，该封装结构100包括：导线结构104，包括上表面104u和与上表面104u相对的下表面104b；位于导线结构104的下表面104b下方的第一模制化合物107；位于导线结构104的上表面104u上方的第二模制化合物108；以及第一电子元件102，位于第二模制化合物108上方且与第二模制化合物108间隔开，其中，第一模制化合物107的厚度与第二模制化合物108的厚度实质相同。在一些实施例中，该导线结构104为再分布结构，并且该导线结构104包括介电材料104I和嵌入在该介电材料104I中的导电迹线104t和通孔104V，其中，通孔104V连接相应的导电迹线104t。在一些实施例中，第一模制化合物107和第二模制化合物108的材料相同或不同，均可以包括但不限于模塑料。在一些实施例中，第一电子元件102可以是专用集成电路(ASIC)。在一些其它实施例中，第一模制化合物107与导线结构104的下表面104b直接接触，并且第二模制化合物108与导线结构104的上表面104u直接接触。
此外，该封装结构100还包括密封第一电子元件102的第三模制化合物105。进一步从图2中可以看出，在本申请中，该封装结构100还包括由该第三模制化合物105密封的第二电子元件101，其中，所述第二电子元件通过导线结构104与第一电子元件102通讯。进一步地，在一些实施例中，第二模制化合物108与第三模制化合物105间隔开，并且该封装结构100还包括位于第二模制化合物108与第三模制化合物105之间的介电层103。在一些实施例中，第一模制化合物107、第二模制化合物108和第三模制化合物105的材料可以相同或不同，并且可以包括但不限于模塑料。在一些实施例中，第二电子元件101为高带宽存储器(HBM)。在一些实施例中，第三模制化合物105的顶面105u与第一电子元件102的顶面102u和第二电子元件101的顶面101u齐平。在一些实施例中，介电层103的厚度小于导线结构104的厚度，并且小于第一模制化合物107的厚度和第二模制化合物108的厚度，在本申请中，介电层103的厚度足够小以减小第一模制化合物107、第二模制化合物108和第三模制化合物105与介电层103之间的失配，从而减小应力，消除因翘曲拉扯产生应力造成导线结构104中的迹线104T断裂的问题。在一些实施例中，第一模制化合物107、第二模制化合物108和第三模制化合物105的热膨胀系数(CTE)较小，接近介电层103的CTE，尽量减小由于外界温度变化而造成CTE失配对热区区域A’所带来的应力。第一模制化合物107、第二模制化合物108和第三模制化合物105的杨氏模量足够大，以形成保护层并且减少外界在进行温度变化时对热区区域A’带来的应力。此外，第一模制化合物107、第二模制化合物108和第三模制化合物105的玻璃化转变温度(Tg)尽量较大，诸如达到160-180℃左右，以更好的保护相应的封装结构100。
进一步地，该封装结构100还包括位于第一模制化合物107内第一导电柱107V，从图2中可以看出，第一导电柱107V延伸穿过第一模制化合物107。同理，该封装结构100还包括位于第二模制化合物108内的第二导电柱108V，也从图2中可以看出，第二导电柱108V同样延伸穿过第二模制化合物108。如图2所示，在与第一导电柱107V或第二导电柱108V的延伸方向垂直的方向D上，第一导电柱107V的宽度大于第二导电柱108V的宽度。在一些实施例中，第一导电柱107V的数量小于第二导电柱108V的数量。在一些实施例中，第一导电柱107V和第二导电柱108的材料相同或不同，并且可以包括但不限于金属或金属膏，诸如第一导电柱107V和第二导电柱108均为铜柱等。
继续参见图2，在一些实施例中，第一电子元件102通过焊球106接合至介电层103中的金属线103T，并且第二电子元件101也通过焊球106接合至介电层103中的金属线103T。在一些实施例中，该封装结构100还包括设置在介电层103与第一电子元件102或第二电子元件101之间并且围绕焊球106的底部填充物(UF)109，以保护焊球106。在一些实施例中，该底部填充物109可以是环氧树脂、任何其他合适的底部填充材料等。
接下来，参见图3，图3示出了根据一些实施例的封装结构100的顶视图，并且以上图2示出了沿着图3的线L’-L’的截面图。从图3中可以看出，封装结构100还包括由第三模制化合物105密封并且与第二电子元件101并排设置的第三电子元件111。从图3中可以看出，第三电子元件111与第二电子元件101并排设置在第一电子元件101的一侧，并且在一些实施例中，第三电子元件111是伪管芯，并且第三电子元件111的材料较纯，以更好的控制相应的应力，这是因为第二电子元件101可能是由多个基底堆叠而成的，其应力不易控制，因此，需要材料较纯的第三电子元件111可以帮助控制第二电子元件101和第三电子元件111处的应力，并且第三电子元件111的材料可以与第一电子元件102中基底的材料相同或类似，诸如均使用硅，以更好地控制相应的应力。在一些实施例中，进一步从图3中可以看出，封装结构100还包括连接至第一导电柱107V的外部连接件110，其中，外部连接件110与第一导电柱107V相对应，如图3中所示的一一对应。
综上，在本申请的封装结构100中，通过在导线结构104上方设置第二模制化合物108来平衡导线结构104下方的第一模制化合物107来解决因第三模制化合物105封装第一电子元件102和第二电子元件101而无法判断应力行为问题造成的导线结构104的热区区域A’中的迹线104T(即，细线路)断裂的问题。即，借由在导线结构104上方和下方分别增加一层模制化合物(第一模制化合物107和第二模制化合物108)后再封装第一电子元件102和第二电子元件101而解决。
应该注意，减少器件的尺寸相对可降低热区区域A’(见图2)的应力，并且迹线104T加宽加粗，可增加迹线104T的刚性与强度。如果在第一模制化合物107第二模制化合物108的制程中产生额外的空隙问题，可以考虑模制化合物的填料的尺寸，可以根据实际应用进行选择和调整。此外，若迹线104T加宽加粗，电镀偏厚，可能造成制程时间偏长的问题。因此，需要根据实际情况进行灵活调整。
以下采用本领域常用的方法对图1B的封装结构10的热区区域A和图2中封装结构100的热区区域A’进行常温(30℃)和高温(诸如245℃)下的应力测试，从图1B和图2中可以看出，RDL1、RDL3分别表示相应的再分布结构14/导线结构104的第一层RDL0至第四层RDL3中的第二层RDL1和第四层RDL3，相应的应力分别表示相应的再分布结构14/导线结构104的第二层RDL1和第四层RDL3处的细线路14T/导电迹线104T处的应力。测定结果如下表1以及图4和图5(其中，在图4和图5中，纵轴表示相应的应力值，横轴表示第一/第二模制化合物相应的厚度)所示：
表1热区区域A和A’的应力测试结果
其中，MD/MD表示第一模制化合物107/第二模制化合物108；Type表示类型；
μm表示相应层的厚度，例如，“MD/MD25/25(μm)”表示“第一模制化合物107的厚度(THK)为25μm，并且第二模制化合物108的厚度为25μm”；以及
不含MD(原始，original)则表示图1B的封装结构10的热区区域A的应力，即，没有形成模制化合物时的应力。
从上表1中可以看出，MD/MD，即，第一模制化合物107/第二模制化合物108，能有效降低热区区域A’应力。具体地，在常温(30℃)下，RDL1处的应力减小高达46％，从上表1以及图4中可以看出，对于RDL1，在厚度为100μm处达到最大值，并且当厚度超过100μm时，应力略有增加。而对于RDL3，应力减小高达67％。同理，在高温(诸如245℃)下，RDL1处的应力减小高达36％，从上表1以及图5中可以看出，对于RDL1，在厚度为100μm处达到最大值，并且当厚度超过100μm时，应力略有增加。而对于RDL3，应力减小高达52％。
以下参照图6至图18来介绍相应的封装结构1000(对应于图2的封装结构100)的形成的工艺流程。
首先参见图6，在载体1012上方形成第一模制化合物1007，在本实施例中，为模塑料。在一些实施例中，该载体1012可以是玻璃载体，也可以是任何可用于支撑之后形成的结构的载体。在本实施例中，可以通过转移模制、压缩模制等方法来形成第一模制化合物1007。
参见图7，在形成第一模制化合物1007之后，使用激光镭射在第一模制化合物1007中进行开孔，从而形成开口1007O，以用于容纳之后形成的铜柱1007V(见下图8)，预留空间以避免载体1012受损。之后，参见图8，通过诸如电镀或化学镀等的镀工艺在第一模制化合物1007的开口1007O中形成铜柱1007V(即，第一导电柱)。如图8所示，铜柱1007V从第一模制化合物1007暴露。
接下来，参见图9，在第一模制化合物1007和铜柱1007V上方形成导线结构1004。作为形成导线结构1004的实例，如图9所示，在第一模制化合物1007和铜柱1007V上形成一个或多个介电层1004I，诸如涂覆聚酰亚胺层，以及在介电层1004I中形成相应金属化图案。金属化图案可以包括通孔1004V和迹线1004T，以将铜柱1007V电连接至外部器件。在一些实施例中，介电层1004I还可以包括氧化硅、氮化硅、碳化硅、氮氧化硅、低K介电材料，诸如PSG、BPSG、FSG、SiOxCy、旋涂玻璃、旋涂聚合物、硅碳材料、它们的化合物、它们的复合材料、它们的组合等。介电层1004I还可以通过本领域已知的任何合适的方法来沉积，诸如旋涂、CVD、PECVD、HDP-CVD等。此外，可以通过镶嵌或双镶嵌等工艺形成包括通孔1004V和迹线1004T的金属化图案，诸如铜通孔和铜迹线。在一些实施例中，可以重复形成介电层1004I以及包括通孔1004V和迹线1004T的金属化图案，从而形成期望厚度的导线结构1004，诸如形成6P5M(即，6个介电层和5个金属化图案层)结构。
参见图10，通过诸如电镀或化学镀的镀工艺在导线结构1004上形成铜柱1008V(即，第二导电柱)。从以上可以，在图10所示的截面图中，在与铜柱1007V和1008V的延伸方向垂直的方向上，铜柱1007V的宽度大于铜柱1008V的宽度。在一些实施例中，铜柱1007V的数量小于铜柱1008V的数量。
进一步地，参见图11，在导线结构1004上方形成第二模制化合物1008以将铜柱1008V密封在其中。应该理解，第二模制化合物1008与第一模制化合物1007的材料和形成方法相同或类似，此处不再重复描述。
参见图12，通过诸如化学机械抛光等的研磨工艺对第二模制化合物1008进行研磨以使铜柱1008V暴露。在铜柱1008暴露之后，在第二模制化合物1008和铜柱1008上形成介电层1003和嵌入在介电层1003中的金属线1003T。介电层1003可以是聚酰亚胺(PI)层并且金属线1003T可以是铜金属线。在进一步实施例中，介电层1003和金属线1003T的形成方法与导线结构1004中的介电层1004I和相应金属化图案的形成方法相同或类似，此处不再重复描述。在本实施例中，介电层1003和金属线1003T形成2P2M(即，2个介电层和2个金属线层)结构。应该注意，介电层1003的厚度小于导线结构1004的厚度，并且小于第一模制化合物1007的厚度和第二模制化合物1008的厚度，这是因为介电层103的厚度需要足够小以减小第一模制化合物1007、第二模制化合物1008和第三模制化合物1005与介电层1003之间的失配，从而减小应力，消除因翘曲拉扯产生应力造成导线结构104中的迹线104T断裂的问题。
接下来，参见图13，将为专用集成电路(ASIC)的第一电子元件1002和为高带宽存储器(HBM)的第二电子元件1001接合至介电层1003，诸如通过焊球1009接合至介电层1003中的金属线1003T。在一些实施例中，焊球1009包括但不限于焊料。继续参见图13，在第一电子元件1002和第二电子元件1001接合至介电层1003之后，形成底部填充物1009。在一些实施例中，将底部填充物1009分配至第一电子元件1002和第二电子元件1001以及介电层1003之间的间隙中。在一些实施例中，底部填充物1009可以沿第一电子元件1002和第二电子元件1001的侧壁向上延伸。底部填充物1009也形成在介电层1003上方并且与介电层1003物理接触。底部填充物1009可以是任何可接受的材料，诸如聚合物、环氧树脂、模制底部填充物等。底部填充物1009可以通过毛细流动工艺来形成。
参见图14，在分配底部填充物1009之后，形成第三模制化合物1005(其可以为模塑料、环氧树脂、树脂等)以密封第一电子元件1002和第二电子元件1001。第三模制化合物1005也可以填充在第一电子元件1002和第二电子元件1001之间的间隙中。下一步，参见图15，对第三模制化合物1005实施研磨工艺，以使其与第一电子元件1002和第二电子元件1001顶面齐平并且使第一电子元件1002和第二电子元件1001露出。
进一步地，参见图16，将图15所得的结构翻转，通过诸如剥离的工艺去除载体1012，对第一模制化合物1007实施研磨工艺，以使铜柱1007V露出。之后，参见图17，然后在铜柱1007V上形成外部连接件1010。外部连接件1010电耦接至铜柱1007V并且在一些实施例中，包裹铜柱1007V的延伸超出第一模制化合物1007的部分。外部连接件1010可以包括焊球、可控塌陷芯片连接(C4)凸块、球栅阵列(BGA)连接件等。外部连接件1010可以包括导电材料，诸如焊料、铜、铝、金、镍、银、钯、锡等或它们的组合。在一些实施例中，外部连接件1010通过蒸发、电镀、印刷、焊料转移、球放置等最初形成焊料层来形成。一旦在结构上已经形成焊料层，可以实施回流，以将材料成形为期望的凸块形状。
最后，参见图18，在形成外部连接件1010之后，将图17所得的结构翻转，便得到图18所示的封装结构1000。
综上，在本申请的封装结构100/1000中，通过在导线结构104/1004上方设置第二模制化合物108/1008来平衡导线结构104/1004下方的第一模制化合物107/1007来解决因第三模制化合物105/1005封装第一电子元件102/1002和第二电子元件101/1001而无法判断应力行为问题造成的导线结构104/1004的热区区域A’(参见图2)中的迹线104T/1004T(即，细线路)断裂的问题。因此，通过本申请提供的封装结构100/1000，有效减少了电子元件(第一电子元件102/1002和第二电子元件101/1001)之间的间隙区域A’中的迹线104T/1004T(即，细线路)所产生的应力集中及线路断裂问题。
此外，本申请提供的封装结构100/1000可以应用在所有的具有扇出产品迹线(细线路)的导线结构的器件，减少因各项制程温度变化时产生翘曲所导致的导线结构中的迹线断裂问题。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本实用新型的方面。本领域人员应该理解，它们可以容易地使用本实用新型作为基础来设计或修改用于实施与本文所说明实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本实用新型的精神和范围，并且在不背离本实用新型的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。
Claims (10)
1.一种封装结构，其特征在于，包括：
导线结构，包括上表面和与所述上表面相对的下表面；
第一模制化合物，位于所述导线结构的下表面下方；
第二模制化合物，位于所述导线结构的上表面上方；以及
第一电子元件，位于所述第二模制化合物上方且与所述第二模制化合物间隔开，
其中，所述第一模制化合物的厚度与所述第二模制化合物的厚度实质相同。
2.根据权利要求1所述的封装结构，其特征在于，还包括：
第三模制化合物，密封所述第一电子元件。
3.根据权利要求2所述的封装结构，其特征在于，还包括：
第二电子元件，由所述第三模制化合物密封，
其中，所述第二电子元件通过所述导线结构与所述第一电子元件通讯。
4.根据权利要求2所述的封装结构，其特征在于，所述第二模制化合物与所述第三模制化合物间隔开。
5.根据权利要求4所述的封装结构，其特征在于，还包括：
介电层，位于所述第二模制化合物与所述第三模制化合物之间。
6.根据权利要求1所述的封装结构，其特征在于，还包括：
第一导电柱，位于所述第一模制化合物内；以及
第二导电柱，位于所述第二模制化合物内，
其中，在与所述第一导电柱或所述第二导电柱的延伸方向垂直的方向上，所述第一导电柱的宽度大于所述第二导电柱的宽度。
7.根据权利要求6所述的封装结构，其特征在于，所述第一导电柱的数量小于所述第二导电柱的数量。
8.根据权利要求5所述的封装结构，其特征在于，所述第一电子元件通过焊球接合至所述介电层中的金属线。
9.根据权利要求8所述的封装结构，其特征在于，还包括：
底部填充物，设置在所述介电层与所述第一电子元件之间并且围绕所述焊球。
10.根据权利要求3所述的封装结构，其特征在于，还包括：
第三电子元件，由所述第三模制化合物密封并且与所述第二电子元件并排设置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202322515086.9U CN221079993U (zh) | 2023-09-15 | 2023-09-15 | 一种封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202322515086.9U CN221079993U (zh) | 2023-09-15 | 2023-09-15 | 一种封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN221079993U true CN221079993U (zh) | 2024-06-04 |
Family
ID=91255546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202322515086.9U Active CN221079993U (zh) | 2023-09-15 | 2023-09-15 | 一种封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN221079993U (zh) |
-
2023
- 2023-09-15 CN CN202322515086.9U patent/CN221079993U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11901258B2 (en) | Iintegrated fan-out packages with embedded heat dissipation structure | |
| US9673182B2 (en) | Package on package bonding structure and method for forming the same | |
| US10580749B2 (en) | Semiconductor device and method of forming high routing density interconnect sites on substrate | |
| US7884461B2 (en) | System-in-package and manufacturing method of the same | |
| US6407451B2 (en) | Micromachined chip scale package | |
| US7241675B2 (en) | Attachment of integrated circuit structures and other substrates to substrates with vias | |
| US9230901B2 (en) | Semiconductor device having chip embedded in heat spreader and electrically connected to interposer and method of manufacturing the same | |
| US20080274593A1 (en) | Semiconductor device package with multi-chips and method of the same | |
| US20050001314A1 (en) | Semiconductor device | |
| US20060022320A1 (en) | Semiconductor device and manufacturing method thereof | |
| US11532578B2 (en) | 3DI solder cup | |
| US20070120268A1 (en) | Intermediate connection for flip chip in packages | |
| US20240038741A1 (en) | Package structure and method of forming thereof | |
| CN221079993U (zh) | 一种封装结构 | |
| CN114725031A (zh) | 倒装芯片的封装结构 | |
| TW202243175A (zh) | 半導體封裝及製造半導體封裝的方法 | |
| CN218385184U (zh) | 半导体封装装置 | |
| US20240063083A1 (en) | Redistribution Structure with Warpage Tuning Layer | |
| US20240355795A1 (en) | Package on package structure | |
| CN114068479A (zh) | 半导体封装结构及其制造方法 | |
| CN117276243A (zh) | 半导体封装体及其形成方法 | |
| KR100767193B1 (ko) | 라인 플립 칩 패키지 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |