CN221071443U

CN221071443U - 芯片外框

Info

Publication number: CN221071443U
Application number: CN202322528821.XU
Authority: CN
Inventors: 李广
Original assignee: Genemind Biosciences Co Ltd
Current assignee: Genemind Biosciences Co Ltd
Priority date: 2023-09-15
Filing date: 2023-09-15
Publication date: 2024-06-04
Anticipated expiration: 2033-09-15

Abstract

本实用新型提供了一种芯片外框，其包括两个头端件和两个连接件，两个所述头端件在所述芯片外框的第一方向上相对设置；两个在芯片外框第二方向上相对设置的连接件，两个所述头端件的两端分别通过两个所述连接件连接；所述芯片外框具有相背的第一表面和第二表面；通过设置在竖直方向上具有第一台阶结构的第一表面，在第一表面形成落差，在第二表面设置用于放置芯片主体的第二台阶结构，使第二台阶结构的台阶面的深度大于连接件的厚度，从而在将芯片主体安装在芯片外框内时，能够有效的避免芯片外框对采集信号的装置造成干涉，同时，避免芯片主体在第一方向上发生倾斜时滑落。

Description

芯片外框

技术领域

本实用新型涉及基因测序领域，具体涉及一种芯片外框。

背景技术

适配于测序平台的芯片，是可承载待测核酸、能够容纳溶液为待测核酸提供反应环境或检测环境的反应装置，也称为流动小室或流动池(flow-cel l)。

在基于光学成像系统检测芯片实现测序的平台(有时简称为测序仪)上，通过对芯片特定位置(连接有待测核酸分子的位置，有时也称为反应区域或者流体通道)进行成像、进而基于该些图像的信息识别和确定待测核酸分子的碱基排列次序。例如，具体地，在利用带有光学标记的核苷酸、基于边合成边测序原理进行测序的平台，在测序中，测序仪对试剂溶液中的标记物进行照射并激发其发出光学信号，进而采集该些光学信号例如拍照以获得图像，基于该些图像上的信息识别和确定碱基排列次序以达成测序目的。

在现有技术中，芯片主体用于采集光学信号的一面(通常为盖玻片)整体嵌入在芯片外框内，在进行测序时，采集光学信号的装置距离需以较小的间距靠近芯片主体用于采集信号的一面，容易导致采集光学信号的装置与芯片外框发生干涉，从而影响信号采集，上述问题是本领域亟需解决的技术问题。

实用新型内容

根据第一方面,本申请提供了一种芯片外框，包括：

两个头端件，两个所述头端件在所述芯片外框的第一方向上相对设置；

两个在芯片外框第二方向上相对设置的连接件，两个所述头端件的两端分别通过两个所述连接件连接；

所述芯片外框具有相背的第一表面和第二表面，所述连接件在所述第一表面相对凹陷于所述头端件，所述连接件和所述头端件的连接处形成第一台阶结构；在所述第二表面，两个所述头端件在相互靠近的一端凹陷形成第二台阶结构；所述第二台阶结构具有台阶壁和平行于所述第二表面的台阶面，所述台阶面的深度大于所述连接件的厚度。

在一种可选的实施例中，所述头端件在所述连接件的延伸区域不内陷。

在一种可选的实施例中，所述台阶壁在厚度方向上具有第一台阶壁和第二台阶壁，所述第一台阶壁垂直于所述台阶面，所述第二台阶壁与所述台阶面之间具有倾角，所述第二台阶壁和所述台阶面之间通过所述第一台阶壁连接。

在一种可选的实施例中，所述第二台阶结构内设置有限位组件。

在一种可选的实施例中，所述限位组件包括凸出于所述台阶面和/或所述台阶壁的第一限位件和第二限位件；

所述第一限位件至少包括两个、并分别相对的设置于两个所述第二台阶结构内，且在单个所述第二台阶结构内所述第一限位件位于所述第二限位件背离所述连接件的一侧；

在单个所述第二台阶结构内，所述第二限位件至少设置有两个，且所述第二限位件在所述芯片外框的第二方向上设置于所述第一限位件的两侧。

在一种可选的实施例中，所述第一限位件和所述第二限位件均凸出于所述第一台阶壁。

在一种可选的实施例中，所述第一限位件和所述第二限位件凸出所述第一台阶壁的长度均相同。

在一种可选的实施例中，所述第一限位件和所述第二限位件凸出所述第一台阶壁内侧的长度为0.3至1mm。

在一种可选的实施例中，所述台阶壁在所述台阶面的周向上包括横向壁、纵向壁和倒角壁；所述纵向壁设置于所述台阶面在所述芯片外框第一方向上背离所述连接件的一侧，所述横向壁设置于所述台阶面在所述芯片外框第二方向上相对的两侧，所述横向壁垂直于所述纵向壁，所述横向壁和所述纵向壁通过所述倒角壁连接。

在一种可选的实施例中，所述倒角壁位于同一所述第二台阶结构内相邻的所述第一限位件和所述第二限位件之间。

在一种可选的实施例中，所述头端件开设有第一孔；可选地，所述第一孔为定位孔。

在一种可选的实施例中，所述第一孔位于所述芯片外框第一方向的中轴线上。

在一种可选的实施例中，任意所述头端件上还开设有第二孔，所述第二孔位于所述第一孔的一侧；可选地，所述第二孔为防呆孔。

在一种可选的实施例中，还包括多个卡槽，多个所述卡槽相对的设置于各所述头端件在所述芯片外框第二方向的两侧。

在一种可选的实施例中，所述卡槽包括导向卡槽和调节卡槽，所述导向卡槽在第二方向上对称设置并开设于任一所述头端件上；和/或

所述调节卡槽在第二方向上对称设置并开设于另一所述头端件上。

在一种可选的实施例中，所述导向卡槽的宽度由所述头端件的边缘朝向所述头端件的内侧逐渐减小；和/或

所述调节卡槽的宽度由所述头端件的边缘朝向所述头端件的内侧保持一致。

本申请的有益效果在于：本申请通过设置在竖直方向上具有第一台阶结构的第一表面，从而在第一表面使头端件和连接件形成落差，在第二表面设置用于放置芯片主体的第二台阶结构，使第二台阶结构的台阶面的深度大于连接件的厚度，从而在将芯片主体安装在芯片外框内时，能够使连接件的高度不超过低于芯片主体用于采集光学信号的一面，进而能够有效的避免芯片外框对采集信号的装置造成干涉，同时，头端部的高度又高于芯片主体，在一定程度上可以对芯片主体进行限位，避免芯片主体在第一方向上发生倾斜时滑落。

附图说明

图1为本申请一种实施例中的芯片的爆炸图；

图2为本申请一种实施例中芯片基板的制备方法的流程图；

图3a为本申请一种实施例中晶圆上切割轨迹的示意图；

图3b为本申请另一种实施例中晶圆上切割轨迹的示意图；

图3c为本申请另一种实施例中晶圆上切割轨迹的示意图；

图4a为本申请一种实施例中第一倒角为倒斜角的示意图；

图4b为本申请另一种实施例中第一倒角为倒斜角的示意图；

图5a为本申请一种实施例中第一倒角为倒圆角的示意图；

图5b为本申请一种实施例中第一倒角为倒圆角的示意图；

图6为本申请中一种实施例中切割轨迹单元第一倒角处的放大图；

图7为本申请一种实施例中芯片基板的示意图；

图8为本申请一种实施例中的芯片基板和连接层的爆炸图；

图9为本申请一种实施例中的芯片基板和连接层的俯视图；

图10为本申请一种实施例中芯片外框第一表面的立体示意图；

图11为本申请一种实施例中芯片外框第二表面的立体示意图；

图12为本申请一种实施例中第二台阶结构的侧面剖视图；

图13为本申请一种实施例中第二台阶结构的立体放大图；

图14为本申请另一种实施例中芯片外框的立体示意图；

图15为本申请另一种实施例中芯片的反面立体示意图。

附图标记：芯片100、芯片主体10、芯片基板11、倒角结构111、第一通孔112、第二通孔113、连接层12、流道121、第一端121a、中间段121b、第二端121c、预设视场122、盖玻片13、芯片外框14、第一表面14a、第二表面14b、头端件141、连接件142、第一台阶结构143、第二台阶结构144、台阶面1441、台阶壁1442、第一台阶壁1442a、第二台阶壁1442b、纵向壁14421、横向壁14422、倒角壁14423、第一限位件1443、第二限位件1444、第一孔145、第二孔146、导向卡槽147、调整卡槽148、垫片15、引流孔151、凸部152、第一粘胶16、第二粘胶17、晶圆2、切割轨迹21、切割轨迹单元211、第一倒角212、基板3。

具体实施方式

下面通过具体实施方式结合附图对本发明作进一步详细说明。其中，不同实施方式中类似元件采用了相关联的类似的元件标号。在以下的实施方式中，很多细节描述是为了使得本申请能被更好的理解。然而，本领域技术人员可以毫不费力的认识到，其中部分特征在不同情况下是可以省略的，或者可以由其他元件、材料、方法所替代。在某些情况下，本申请相关的一些操作并没有在说明书中显示或者描述，这是为了避免本申请的核心部分被过多的描述所淹没，而对于本领域技术人员而言，详细描述这些相关操作并不是必要的，他们根据说明书中的描述以及本领域的一般技术知识即可完整了解相关操作。

另外，说明书中所描述的特点、操作或者特征可以以任意适当的方式结合形成各种实施方式。同时，方法描述中的各步骤或者动作也可以按照本领域技术人员所能显而易见的方式进行顺序调换或调整。因此，说明书和附图中的各种顺序只是为了清楚描述某一个实施例，并不意味着是必须的顺序，除非另有说明其中某个顺序是必须遵循的。

本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。

在本申请中，所称的“测序”为序列测定，意思同“核酸测序”或“基因测序”，是指核酸序列中碱基次序的测定；包括合成测序(边合成边测序，SBS)和/或连接测序(边连接边测序，SBL)；包括DNA测序和/或RNA测序；包括双末端测序、单末端测序和/或配对末端测序等，所称的双末端测序或者配对末端测序可以指同一核酸分子的不完全重叠的任意两段或两个部分的读出。

所称的“测序”包括使核苷酸(包括核苷酸类似物)结合到核酸模板，并采集相应的反应信号的过程。在一些使核苷酸结合到核酸模板和采集相应的反应信号非同步的测序平台中，一般是通过多轮测序来实现模板上的多个核苷酸/碱基的次序的测定，一轮测序(cycle)也称为一个测序轮，可定义为四种核苷酸/碱基的一次碱基延伸，换个说法，可定义为完成核酸模板上任意一个指定位置的碱基类型的测定过程。对于基于控制聚合或连接反应实现测序的测序平台，一轮测序包括实现一次四种核苷酸结合到所称的核酸模板并采集相应的反应信号的过程；对于基于聚合反应实现测序的平台，反应体系包括反应底物核苷酸、聚合酶和核酸模板，使核酸模板上结合有一段预设序列(测序引物)，基于碱基配对原则和聚合反应原理，加入的反应底物(核苷酸)在聚合酶的催化下，可控地连接到测序引物的3'末端、实现与核酸模板的相应位置碱基的配对。通常地，一轮测序可包括一次或多次碱基延伸(repeat)，例如，四种核苷酸依次加入到反应体系中，分别进行碱基延伸和相应的反应信号的采集，此时，一轮测序包括四次碱基延伸；又例如，四种核苷酸任意组合加入到反应体系中，例如两两组合或者一三组合，两个组合分别进行碱基延伸和相应的反应信号的采集，此时，一轮测序包括两次碱基延伸；再例如，四种核苷酸同时加入到反应体系中进行碱基延伸和反应信号的采集，一轮测序包括一次碱基延伸。

本文中，所称的“FOV”(Field of View)是指视场。基于光学成像采集生物表面信号的过程中，包含采用光学相机对表面的一个固定区域进行多轮光学成像(拍照)的过程，光学相机每次拍摄的区域可称之为FOV(field of view)。

本申请实施例提供了一种芯片，该芯片可以用于测序领域中。具体的，芯片能够发挥基板的作用，用于承载核酸模板；同时，还可以为碱基延伸提供反应场所。但应当理解的是，基因测序是该芯片的一种应用情形，并不用于限定该芯片的应用范围。该芯片还可以在测序以外的其他领域使用，其他领域包括但不限于诸如化学分子检测、蛋白检测、酶检测等领域。与测序应用不同的是，芯片在诸如化学分子检测、蛋白检测、酶检测等其他领域应用时，芯片表面承载的物质可能为与核酸分子不同的化学分子、生物分子、蛋白质、酶等，也可能为核酸分子；此外，芯片表面发生的生化反应也可能基于检测方法的不同而有差异。

在本申请中，所称的“芯片”为反应小室，具有容纳液体和/或气体的空间，能够用于固定待测样本，也称为流动池、流动槽或流动小室(Flowcell)。在测序领域中，所称的“芯片”又可称为测序载片、测序芯片或生物芯片。

在本申请公开的实施例中，芯片包括第一片材和与第一片材层叠设置的第二片材，第一片材和第二片材之间设有通道/流体通道(channel)，如此，第一片材和第二片材之间设置的通道/流体通道(channel，下文将其简称为流道)使得试剂溶液能够在芯片内流通。以测序芯片为例，第一片材、流道和第一片材形成的片材结构用于承载待测的核酸分子，并为待测核酸分子的检测反应提供反应场所。

下面以测序芯片为例，对芯片的结构及其制备方法进行描述。为了便于对本申请进行说明，将对基因测序芯片的工作流程进行简单说明：芯片包括形成于两个片材之间的流道，至少一个片材对应流道的区域表面结合有核酸模板。在以光学信号为检测信号的测序方法中，每一轮碱基延伸反应过程中，流道区域的核酸模板通过碱基互补的方式结合一个核苷酸或核苷酸类似物，结合上的核苷酸或核苷酸类似物在其所在的位置对应产生光学信号，该光学信号在光学图像上表现为亮点或亮斑。通过光学相机对流道区域进行成像，从而采集光学信号。通过检测光学信号，可确定引入的核苷酸或核苷酸类似物的类型。依次重复该步骤，以实现基因测序。

请参阅图1，本申请实施例提供的芯片，包括如下部分：

芯片基板11

在本申请公开的实施例中，第一片材为芯片基板11。如图1所示，上述芯片100包括芯片基板11。

芯片基板11的材质可以包括二氧化硅、水晶、石英玻璃中的至少一种，也可以包括塑料、陶瓷、PET(聚对苯二甲酸)、PMMA(聚甲基丙烯酸甲酯)中的至少一种，还可以是二氧化硅、水晶、石英玻璃中的至少一种，与塑料、陶瓷、PET(聚对苯二甲酸)、PMMA(聚甲基丙烯酸甲酯)中的至少一种产生的复合材料。可以理解的是，芯片基板11由包含上述材料中的一种或多种制成。在一些实施例中，芯片基板11由上述材料中的一种制成。示例性的，芯片基板11为二氧化硅基板、水晶基板、石英玻璃基板等。当然，芯片基板11也可以采用由相同或不同材料制成的多个基板单元叠加形成。该实施例中，叠加的方式，可以是沿着垂直于基板单元一个表面的方向，依次叠加；也可以是沿着平行基板单元一个表面的方向，依次叠加。示例性的，芯片基板11为复合基板，包括二氧化硅基板单元，以及形成在二氧化硅基板单元一侧表面的石英玻璃层。当芯片基板11包括多个基板单元时，基板单元的数量没有严格限制，可以根据预期的芯片基板11的尺寸如厚度进行调节。

本申请实施例中，芯片基板11的形状，可以为长方形、正方形、菱形、其他多边形、外周为弧形等不规则形状。在一些实施例中，为了匹配目前大多数测序平台的仪器中容纳和固定芯片100的结构设置，芯片基板11的整体形状设置为长方形。

在本申请公开的实施例中，如图1和图7所示，上述芯片基板11为长方形。如图8和图9所示，上述芯片基板11包括在长度方向的两末端分别设置的、在厚度方向上贯通芯片基板11的第一通孔112和第二通孔113。

本申请实施例中，第一通孔112和第二通孔113的数量与在芯片100上设置的流道121的数量对应，第一通孔112和第二通孔113的形状，没有严格限制，可以是方孔、圆孔或其他类型的孔洞，本申请对此不作具体限定。示例性地，第一通孔112和第二通孔113为圆形孔，此时，理解为：第一通孔112和第二通孔113沿着芯片基板11的平面方向的横截面为圆形。

本申请实施例中，芯片基板11可以通过对晶圆2进行切割加工制备。

相较于其他半导体芯片如手机芯片等，测序芯片通常具有较大的表面积(如长为6-20cm、宽为4-8cm的矩形芯片)，以提供更大的区域结合更多的待测核酸分子，进而提高测序的通量。由于单个芯片面积的增加，在面积一定的晶圆2上切割芯片时得到的芯片基板11数量随之减少，同时伴随着切割后残余的不可用面积增加的问题，这一定程度降低了晶圆2的利用率。随着人们对于测序通量预期的增加，大面积芯片的需求随着增加，在有限面积内的晶圆2中能切割出的芯片基板11的数量减少，晶圆2的损耗增加。示例性的，以长度为153mm、宽度为64mm的矩形芯片基板11为例，在晶圆2上进行切割时，考虑到相邻芯片基板11之间预留的安全区域(为了保证切割产品的质量，通常需要在相邻切割轨迹21之间预留一定的空间，该空间可以理解为安全区域)，直径为200mm的晶圆2只能切割得到一个芯片基板11，此时，切割出芯片基板11之后的晶圆2还存在大量残余区域，造成大面积的晶圆2浪费，降低了晶圆2的有效利用率。

为此，本申请实施例提供了一种在晶圆2上切割基板的方法，该方法适用于测序芯片的制备，即在晶圆2上切割测序芯片基板。但可以理解的是，本申请实施例公开的方法不仅仅只适用于测序芯片，其也可以延伸至其他芯片特别是其他面积不小于10cm²的芯片的制备。

结合图2-6，在晶圆2上切割基板3的方法，包括以下步骤：

步骤S1：基于所需基板3的面积和晶圆2的面积，在晶圆2上预设与所需基板3对应的切割轨迹21。

在该步骤中，切割轨迹21是指从晶圆2上切割形成基板3的切割路径，同样切割轨迹21构成晶圆2中切割的所有基板3边缘的轮廓形状。即：通过沿切割轨迹21进行切割，能够使得基板3从晶圆2上分离下来。

该实施例可以采用现有的制图或建模软件在晶圆2上设计切割轨迹，本申请实施例对设计切割轨迹21所采用的制图或建模软件不作具体限定。可以理解的是，设计切割轨迹21的步骤可以在制备当前基板3时进行，即在进行切割操作之前对当前基板3的切割轨迹21进行设计；也可以在初次执行同样规格的基板311的切割时保存对应的执行方法，往后在同样规格的晶圆2上切割同样规格的基板3的步骤中可以调用在先保存的执行方法，沿用已有的切割轨迹21设计方案。

该步骤中，可以基于所需基板3的面积和晶圆2的面积，在晶圆2上设置切割轨迹21，沿着切割轨迹21可切割得到一个或多个基板3。应当理解的是，切割轨迹21可以包括一个或多个切割轨迹单元，沿着每一切割轨迹单元进行切割可对应得到一个基板3。晶圆2上切割轨迹单元的数量基于所需基板3的面积和晶圆2的面积确定，在一种有效的实施方式中，切割轨迹单元的数量取晶圆2有效面积内能获得的基板3的最大数。在一种可能的实施方式中，晶圆2上设置一个对应基板3边缘形状的切割轨迹单元，且不论以何种方式设置切割轨迹单元，该切割轨迹单元以外的其他区域，不足以形成第二个完全一致的切割轨迹单元。在另一种可能的实施方式中，晶圆2上设置两个对应基板3边缘形状的切割轨迹单元，且不论以何种方式设置切割轨迹单元，两个切割轨迹单元以外的其他区域，不足以形成第三个完全一致的切割轨迹单元。在另一种可能的实施方式中，晶圆2上设置n个对应基板3边缘形状的切割轨迹单元，且不论以何种方式设置切割轨迹单元，该n个切割轨迹单元以外的其他区域，不足以形成第n+1个完全一致的切割轨迹单元。

在一种实施方式中，如图3a所示，切割轨迹21包括至少两个相互独立且闭合的切割轨迹单元211。在一些实施例中，晶圆2上预设两个切割轨迹单元211，且晶圆2位于两个切割轨迹单元211以外的区域，不足以设置第三个切割轨迹单元211。在一些实施例中，切割轨迹21包括形状和面积均相同的两个切割轨迹单元211。在一个实施例中，两个切割轨迹单元211沿晶圆2的至少一个直径对称。

示例性的，以在直径为200mm的晶圆2切割出长度为153mm、宽度为64mm的基板3为例进行说明，在一种可选的示例中，可以设置一个与基板3边缘尺寸匹配的闭合的切割轨迹单元211，通过沿该切割轨迹211进行切割，能够得到所需尺寸的基板3。

在一些实施例中，切割轨迹单元211为矩形切割轨迹单元211。为了在保证基板3良率的情况下增加切割轨迹单元211的数量的目的，即增加切割后得到的基板的数量，上述矩形切割轨迹单元211设置一个或多个倒角。当然，该设置也可能使得原本不足以切割出一个基板的晶圆2，由于矩形切割轨迹单元211靠近晶圆1边缘的四个角得以优化，而切割得到一个基板3。

本申请实施例中，倒角至少包括形成于矩形切割轨迹单元211中、且与晶圆2的边缘之间的距离最小的一个或多个角，即将矩形切割轨迹单元211中最靠近晶圆2边缘的一个角或多个角设置为倒角。本申请实施例将这类倒角(矩形切割轨迹单元211中与晶圆2的边缘之间的距离最小的一个或多个角所在位置形成的倒角)命名为第一倒角212，例如图3a至图3c所示。应当理解的是，矩形切割轨迹单元211中与晶圆2的边缘之间的距离最小的角可以只有一个角，此时该角形成的倒角为第一倒角212。示例性地如图3b所示，当在晶圆2表面形成四个规格相同的矩形基板、且任意相邻的两个矩形基板在晶圆表面互为对称图像时，矩形基板对应的切割轨迹单元211与晶圆2的边缘之间的距离最小的角只有一个，此时，将矩形基板中的该角设置为第一倒角212。当然，矩形切割轨迹单元211中与晶圆2的边缘之间的距离最小的角也可以含有两个角，此时，第一倒角212可以为其中一个角形成的倒角，也可以包括两个角形成的倒角。示例性地，当在晶圆2表面形成两个规格相同的矩形基板，且两个矩形基板在晶圆表面互为对称图像时，矩形基板对应的矩形切割轨迹单元211与晶圆2的边缘之间的距离最小的角有两个，此时，可以将该两个角中的一个或两个设置为倒角，该倒角为第一倒角212，如图3b所示。当然，还存在一种情形，图3c所示，晶圆2表面只形成一个矩形基板，此时，矩形基板对应的矩形切割轨迹单元211的四个角与晶圆边缘之间的距离相等，可以将该四个角中的一个或多个设置为倒角，该倒角为第一倒角212；该矩形基板最多可能存在四个第一倒角212。

在本申请公开的实施例中，上述第一倒角212可以是但不限于倒斜角和/或倒圆角。其中，倒斜角有时候也被称为斜角；倒圆角有时候也被称为圆角或圆形倒角。如图4a-图6所示，以d₁表示第一倒角212与晶圆2边缘外切线之间的最小距离。如图4a和图4b，在一种实施方式中，上述第一倒角212为倒斜角，如图4a所示，倒斜角采用线段连接矩形基板中两条相邻边的端点(例如图4a中o点)形成倒角，来替换原来两条相邻边延伸形成的直角。应当理解的是，形成倒斜角的线段数量可以为一条，也可以为两条或更多条。例如图4b所示，当形成倒斜角的线段包括多条时，多条线段顺次连接形成规则或不规则线，且该规则或不规则线的两端分别连接矩形基板中倒角所在位置的两条相邻边的端点。为了降低基板3的切割工艺复杂度，同时在将基板3应用时，降低与至匹配的其他工件的工艺加工难度，如图4a所示，形成倒斜角的线段多为一条。第一倒角212为倒斜角时，第一倒角212与晶圆2边缘外切线之间的最小距离为第一倒角212到晶圆2边缘的最短的距离，又可以理解为第一倒角212斜边与平行于晶圆2边缘的外切线之间的最小距离。如图5a和图5b所示，在另一种实施方式中，上述第一倒角212为倒圆角，例如图5所示，倒圆采用圆弧连接矩形基板中两条相邻边的端点(例如图5a中的o点)形成倒角，来替换原来两条相邻边延伸形成的直角。应当理解的是，形成倒圆角的圆弧数量可以为一个，也可以为两个或更多个。当形成倒圆角的圆弧包括多个时，例如图5b所示，多个圆弧数依次连接形成规则或不规则曲线，且该规则或不规则曲线的两端分别连接矩形基板中倒角所在位置的两条相邻边的端点。为了降低基板3的切割工艺复杂度，同时在将基板3应用时，降低与至匹配的其他工件的工艺加工难度，如图5a所示，形成倒斜角的圆弧多为一个。第一倒角212为倒圆角时，第一倒角212与晶圆2边缘外切线之间的最小距离即倒圆角最靠近晶圆2边缘的端点到晶圆2边缘最短直线的距离，又可以理解为倒圆角最靠近晶圆2边缘的端点与晶圆2边缘的外切线之间的最小距离。

当然，应当理解的是，在一些实施例中，第一倒角212中也可以同时含有线段和圆弧，即线段和圆弧按照一定的次序顺次连接成规则或不规则曲线，且该规则或不规则的曲线的两端分别连接矩形基板3中该第一倒角212所在位置的两条相邻边的端点。

该实施例中，如图3a所示，以d₂表示相邻的两个切割轨迹单元211之间的最小距离。应当理解的时，两个相邻切割轨迹单元211之间的最小间距d₂是指在基板3尺寸既定、且满足切割工艺可操作的前提下，相邻的基板3在切割过程中在满足切割质量标准时的最小距离，也可以理解为，在满足切割质量标准的前提下，相邻的基板3在切割过程中可不受加工带来的损伤的最小距离。该加工带来的损伤可以包括肉眼可见的物理层面的损伤，如肉眼可见的裂纹，也可以包括需要借助其它设备如纤维设备进行鉴定的损伤，如微裂纹，以及其他基于切割对基板3应用造成影响导致其不满足要求的其他情形。在一些实施例中，上述d₂可以理解为在切割基板3时，在相邻的两个切割轨迹单元211之间，能够使所切割出的基板3保持完整的最小距离。此处保持完整的一种理解，包括切割得到的基板3没有肉眼可见的裂纹。

该实施例中，d₁、d₂同时满足以下条件：

(a)d₂＞20μm；

(b)d₁不小于d₂；

(c)与第一倒角212相邻的两条边的延长线的交点与晶圆2边缘外切线之间的最小间距小于d₂，或者交点位于所述晶圆2的外侧。

上述条件(a)，用于获取相邻切割轨迹之间的安全距离，以期在晶圆2切割过程中，切割操作不破坏切割得到的基板3，以满足晶圆2切割得到的基板良率。其中，所指的破坏，是以切割得到的基板需要满足的质量标准为依据，不同需求的基板的质量标准不同，所理解的破坏的程度可能有所差异。本申请实施例中，相邻的两个切割轨迹单元211之间的最小距离d₂包括切割道的宽度，整体上，d₂＞20μm，以在通常的切割水平下，满足安全切割的最小要求。

在一些实施例中，以晶圆的厚度为T计，d₂满足：d₂＞(20+0.0035T)μm。此时，相邻的两个切割轨迹单元之间的最小距离大于切割线的宽度，并在此基础上有一定的预留，可以一定程度提高切割得到的基板3的良率。

在一些实施例中，以晶圆2的厚度为T、直径为D计，切割轨迹单元211的长为L、宽为W计，d₂满足：有利于提高基板3的切割良率，在此基础上，/>有利于释放部分晶圆2的面积，为增加基板3的数量提供可能。

示例性的，以在厚度为725μm、直径202mm的晶圆2上切割长153mm、宽64mm的基板为例，d2取值范围22.5μm～3890μm。此时，切割轨迹21与晶圆2边缘之间的间距具有一个良好的安全距离，可以减少切割对基板3的质量带来的影响，提高产品加工良品率；同时，可以最大限度地提高晶圆2的利用面积，最终提高晶圆2的有效利用率。在一些实施例中，d₂为1.5±1mm，以期兼顾切割质量，并最大化晶圆2的有效利用率。

本申请实施例中，对于第一倒角212的设置，需要同时满足条件(b)和条件(c)。

通过上述条件(b)，设计第一倒角212与晶圆2边缘外切线之间的最小距离d₁大于或等于相邻的两个切割轨迹单元211之间的最小距离d₂，从而使得在沿着切割轨迹单元211对第一倒角212进行切割时，兼顾第一倒角212所在处的切割质量，并使得晶圆2作为一个整体，其性能具有一致性。

在一些实施例中，d₁的取值范围1.0～5.0mm。d₁的取值在此范围内，有利于晶圆2切割过程中减低第一倒角212的切割质量风险，在此基础上，有利于使基板3对应的切割轨迹单元211往靠近晶圆2边缘的方向延伸，提高晶圆2的有效利用率。示例性的，d₁的取值可以为1.0mm、1.2mm、1.5mm、2.0mm、2.2mm、2.5mm、3.0mm、3.5mm、4.0mm、4.5mm和5.0mm等情形。在一些实施例中，d₁的取值范围1.5～5.0mm，进一步提高第一倒角212的切割质量。

上述条件(c)包括两种情形，第一种情形中，与第一倒角212相邻的两条边的延长线的交点(如图4a或图5a中P点所示)位于晶圆2内，但交点p与晶圆2边缘外切线之间的最小间距小于d₂。

作为第二种情形，第一倒角212相邻的两条边的延长线的交点位于所述晶圆2的外侧，即交点不在晶圆2内，如图6中P点所示。

也就意味着，对于满足上述(c)的情形，在切割轨迹单元211为含有四个直接的矩形切割单元时，无法在晶圆2切割得到对应的基板3。

本申请实施例基于上述条件(c)的情形，在晶圆切割时，通过将形成于矩形切割轨迹中、且与晶圆的边缘之间的距离最小的一个或多个角设置为第一倒角，同时满足上述条件(a)和条件(b)，可以使得晶圆2的可利用区域尽可能朝晶圆2的外边缘延伸，由此增加晶圆2的有效利用面积，从而提高晶圆2的有效利用率。

为了便于理解，下面结合图示说明。在具体的实施例中，如图3a、图4a、图5a和图6所示，晶圆2的面积在保证两个切割轨迹21之间第二最小间距d₂满足(a)条件的前提下，如果采用未设第一倒角212的切割轨迹进行切割，基板3的角隅与晶圆2边缘的间距不小于间距d₂，将致使基板3的完整性受到破坏。为了降低该风险，则需要减少切割轨迹单元211的边线到晶圆2边缘的间距，又由于基板3的长度和宽度是既定的，这就导致在未设置第一倒角212时，如需切割出尺寸较大的基板3，只能减少在晶圆2晶圆2上切割基板3的数量，极大地降低晶圆2的利用效率。本申请实施例则不同，通过将切割轨迹21靠近晶圆2边缘的角隅设计为第一倒角212，对基板3进行切割时，通过对切割轨迹21设置第一倒角212，能够增加切割轨迹21角隅与晶圆2边缘的间距，以使切割轨迹21的第一倒角212与晶圆2边缘的间距d₁大于或等于d₂，从而在基板3长度和宽度保持不变的情况下，满足切割需求，切割出两个完整的基板3，以最大限度的利用晶圆2的面积，此时，晶圆2外部的空间也不足以再设置第三个同等面积的切割轨迹21。

下面结合一个具体实施例说明：在直径为200mm的晶圆2上切割长度为153mm、宽度为64mm的基板时，相比按照角隅未设置倒角的矩形切割轨迹切割得到的基板3数量，设置满足条件(a)、条件(b)和条件(c)的切割轨迹21，可以使得从晶圆2上切割得到的基板3的数量由原有的一张变为两张，大大提高了晶圆2的利用率。

在一些可选的的示例中，如图3a所示，上述第一倒角212除了设置于切割轨迹靠近晶圆2边缘的角隅外，还可以设置在切割轨迹21的其他角隅，由此形成的基板3的各角隅均为倒角结构111。示例性的，上述切割轨迹21的形状为倒角矩形，具体的，上述切割轨迹21包括两个平行的长边和两条平行的短边，上述短边垂直于长边，其中两条短边分别位于两个长边之间、且位于长边的两端，上述倒角结构111则形成于相邻的短边和长边之间，以将相邻的短边和长边连接，围合成封闭的图形，该图形即为倒角矩形，由此切割出来的基板如图7所示。

在本申请公开的实施例中，在一种实施情形中，上述第一倒角212为倒斜角，倒斜角由一条线段或多条线段顺次连接的规则或不规则线，连接矩形切割线相邻的两边的端点形成，此时，各线段与切割轨迹单元212中相邻的两边存在一定的夹角，本申请实施例将该夹角称为倒斜角的角度，对于该角度的大小，本申请没有严格限制。示例性的，如图4a所示，在切割基板3时，当第一倒角212为倒斜角时，倒斜角由一条线段连接矩形切割线相邻的两边的端点形成，且倒斜角与第一方向和第二方向形成的夹角为45℃，其长度为其中，上述第一方向为所形成的基板3的宽度方向，第二方向为所形成的基板3的长度方向。

在另一实施情形中，上述第一倒角212为倒圆角，倒圆角的大小用该圆弧的直径表示，该直径即倒圆角直径，示例性的，以需要切割的基板3的长度为153mm、宽度为64mm为例，如图5a所示，当第一倒角212为倒圆角时，倒圆角的直径为0.5mm。应当理解的，当组成倒圆角的圆弧包括多条时，倒圆角的直径可以理解为多条圆弧甚至包括线段连接形成的曲线平滑后获得的圆弧的直径。

根据图5a和图6所示，与倒斜角相比，由于倒圆角为弧形，整体仍会朝向晶圆2边缘凸出，而倒斜角则不具有朝向晶圆2边缘凸出的形态，从而采用倒斜角能够为切割轨迹21与晶圆2边缘之间提供更多间隙；同时，倒斜角比采用圆角倒圆角所占用的空间更少，因此第一倒角结构212采用倒斜角也更利于后续的安装和装配过程中。

在一实施例中，切割轨迹单元211的长度不超过切割轨迹单元211宽度的2.5倍，即，保证所制备得到的基板3的长度不超过宽度的2.5倍。由此可以减少基板3在长度与宽度的差距，降低芯基板3在使用过程中发生弯曲、形变的风险，提高基板3的平整度，特别是基板3在使用时的平整度。由此得到的基板3，尤其适用于在使用过程中需要进行加热处理的芯片用基板，如生物芯片基板。所需理解的是，在本申请中，所定义的“长度”为所描述结构中边缘间距最长的直线距离，本申请中所定义的“宽度”为所描述结构中边缘间距最短的直线距离；以切割轨迹单元211的形状采用倒角矩形为例，该切割轨迹单元211的长度指的是切割轨迹单元211中两短边的间距，该切割轨迹单元211的宽度指的是切割轨迹单元211中两长边的间距。

步骤S2：在晶圆2上沿着预设的切割轨迹21进行切割，而后摘取由切割轨迹21所围合的区域，即可得到基板3。

一些实施例中，采用上述方法制备得到的基板3作为芯片基板11。如图7所示，芯片基板11的一个或多个角隅为倒角结构111。相较于直角结构，倒角结构111应力集中程度低，一定程度上能够增加芯片基板11角隅的强度、减少崩角风险。当将芯片基板11卡接于与芯片基板11匹配的矩形框中时，可以降低芯片基板11破损的风险，提高芯片100的加工良率。应当理解的时，芯片基板11的倒角结构111的数量没有严格限制，可以将芯片基板11的一个角隅设置为倒角结构111，也可以将芯片基板11的两个角隅设置为倒角结构111，还可以将芯片基板11的三个角隅或全部角隅设置为倒角结构111。在一些具体实施例中，芯片基板11的四个角隅均为倒角结构111，以提高其可加工性。

盖玻片13

如图1所示，上述芯片100包括盖玻片13，此时，第二片材为盖玻片13。盖玻片13的形状可以为正方形、长方形、菱形、圆形、三角形等多种规则形状，当然盖玻片13也可以为不规则形状，在一种实施例中盖玻片13为长方形。在一些实施例中，盖玻片13的形状与芯片基板11的形状相同，在一些实施例中，盖玻片13具有与芯片基板11完全相同的形状。

在一些实施例中，盖玻片13的面积小于芯片基板11的面积。作为一个示例，如图1所示，至少在芯片100的第一方向，盖玻片13的两端向中间区域缩进，使得芯片100在第一方向的两端相对盖玻片13留空。

在一些实施例中，盖玻片13的厚度小于芯片基板11的厚度。

盖玻片13包括相背的盖玻片13的第一表面和盖玻片13的第二表面，其中，盖玻片13的第一表面朝向芯片基板11，盖玻片13的第二表面背离盖玻片13的第一表面。

在一种实施方式中，上述芯片100包括一个盖玻片13，该盖玻片13结合在芯片基板11的一个表面；在另一种实施方式中，上述芯片100包括两个盖玻片13，两个盖玻片13分别结合在芯片基板11的两个表面，即芯片基板11的上下表面分别盖合盖玻片13。

盖玻片13可以采用例如玻璃、二氧化硅、水晶、石英玻璃、塑料、陶瓷、PET(聚对苯二甲酸)、PMMA(聚甲基丙烯酸甲酯)或其他任何合适材料。应当理解的是，芯片基板11和盖玻片13两个片材中至少一个片材为光学透明的片材。

在一些实施例中，芯片基板11和/或盖玻片13的材质包括玻璃。如此，玻璃材质的芯片基板11和/或盖玻片13使得液体的流动性更好，液体不易粘连在芯片100的内部，提高芯片100检测的准确性。具体地，玻璃是非晶无机非金属材料，一般是用多种无机矿物如石英砂、硼砂、硼酸、重晶石、碳酸钡、石灰石、长石、纯碱等为主要原料，另外加入少量辅助原料制成的。它的主要成分为二氧化硅和其他氧化物。

连接层12

请参阅图1，在某些实施方式中，盖玻片13的第一表面与芯片基板11之间设置连接层12，用于连接芯片基板11和盖玻片13。同时，连接层12设有流道121，流道121可以作为流体试剂流通和生化反应场所。在一些实施例中，如图1所示，在盖玻片13和芯片基板11之间设置部分区域镂空的连接层12，镂空区域形成流道121。如此，保证芯片100中的反应正常进行。

具体的，连接层12结合在芯片基板11的至少一侧表面，使连接层12的厚度方向垂直于芯片基板11的表面。应当理解的是，连接层12结合在芯片基板11的至少一侧表面包括两种情形，具体的，作为第一种情形：连接层12结合在芯片基板11的一个表面，此时，待检测样本固定在芯片基板11设置连接层12的表面，更具体的，待检测样本固定在芯片基板11表面未结合连接层12材料的区域。作为第二种情形：连接层12结合在芯片基板11相背的两个表面，此时，芯片基板11设置连接层12的两个表面、具体是芯片基板11未结合连接层12材料的区域均可结合待检测样本，该方式可以对一张芯片的上下表面进行测序，甚至可以对两个表面进行同时测序，由此，可以增加测序通量和测序效率。

在一些实施例中，连接层12的面积小于芯片基板11的面积。作为一个示例，如图1所示，至少在芯片100的第一方向，连接层12的两端向中间区域缩进，使得芯片基板11在第一方向的两端留空，即：芯片基板11在第一方向的两端不与连接层12结合。作为一个实施例，连接层12与盖玻片13的外边缘形状和尺寸相同。

在一些实施例中，连接层12的材质可以包括环氧胶黏剂中的环氧树脂，丙烯酸酯类胶黏剂中的丙烯酸树脂，OCA(Optically Clear Adhesive)光学胶、PSA(PressureSensitive Adhesive)压敏胶、PI(Polyimide，聚酰亚胺)双面胶等中的至少一种。由此，连接层12可以通过自身的粘结性能结合在芯片基板11的至少一侧表面。具体地，连接层12可以粘接芯片基板11和盖玻片13。如此，芯片基板11和盖玻片13通过粘接的方式连接，使得芯片基板11与盖玻片13固定连接。

在一些实施例中，连接层12的材质可以包括表面形成胶层的其他材质，如PE泡棉双面胶。此时，连接层12可以通过表面形成胶层粘贴在芯片基板11的至少一侧表面。应当理解的是，表面形成胶层可以设置在连接层12与芯片基板11结合的部分区域，也可以在连接层12与芯片基板11结合的所有区域设置粘结材料。在一实施例中，连接层12与芯片基板11结合的所有区域设置粘结材料，可以降低反应试剂或溶液在不同流道中串道的风险，进而减少对检测结果准确性的影响。此外，通过将连接层12与芯片基板11全面粘合，还可以减少试剂在未粘合区域的浸润，降低试剂的损耗。

在一些实施例中，芯片100为生物芯片，此时，如图8所示，连接层12在厚度方向上开设有贯通连接层12的流道121，即流道121沿连接层12的厚度方向贯穿连接层12。本申请实施例中，流通11可以具有规则的形状，当然，也可以为不规则形状。作为一种实施情形，以芯片基板11水平放置为例，上述连接层12贴附于该芯片基板11的表面，上述流道121则贯通连接层12的上下两侧、并沿水平方向延伸。

在一些实施方式中，如图8和图9所示，流道121沿第一方向延伸设置；和/或，流道121沿第二方向阵列设置。其中，第一方向与第二方向垂直，第一方向和第二方向均垂直于芯片基板100的厚度方向。如此，规范了芯片100中形成的流道121的大致形状，利于对流道121中的流体进行控制，也利于对芯片100的该些区域进行定位和成像。

在一实施例中，流道121的设置方式为：沿芯片100的第一方向延伸，同时，沿芯片100的第二方向阵列设置。特别地，设置多个流道121可以使得测序过程更加高效，同时，通过阵列设置的方式，使得流道121的间隔一致，从而泵入流道121内的反应试剂等流体均匀。在本申请公开的实施例中，如图9所示，流道121在第一方向上的尺寸大于其在第二方向上的尺寸，第一方向与第二方向垂直，且第一方向和第二方向均垂直于片组件10的厚度方向。

在一些实施方式中，上述流道121包括中间段121b、第一端121a和第二端121c，其中，第一端121a和第二端121c分别位于流道121的两端，使第一端121a、中间段121b和第二端121c沿芯片基板11的第一方向依次设置。其中，上述中间段121b用于供样品溶液和/或试剂进行相应的反应；第一端121a可以设置为进液区域，用于供样品溶液和/或试剂流进流道121中，第二端121c可以设置为出液区域，用于供样品溶液和/或试剂排出流道121。当然，应当理解的是，第一端121a和第二端121c的位置可以互换，因此，上述流道121也可以设置为：第二端121c为进液区域，用于供样品溶液和/或试剂流进流道121中，第一端121a为出液区域，供样品溶液和/或试剂排出流道121。

在某些实施方式中，中间段121b在第二方向上的尺寸为常量。亦即，中间段121b在第二方向上的长度处处相等。具体地，中间段121b为长条窄矩形，也即是说中间段121b在第二方向上的长度处处相等，那么可以得出中间段121b在第二方向上的尺寸为常量。

本申请实施例，上述中间段121b作为生化反应的反应区域，以基因测序为例，该区域为核酸分子进行碱基延伸反应的区域。该区域由若干个区域单元122组成，且每一个区域单元122与光学成像时光学相机的成像视场FOV的大小对应。即：在对中间段121b进行光学成像时，根据光学相机每一次成像的成像区域将中间段121b理解为具有多个与预设视场大小一致的区域单元122组成的区域，如图9所示。但应理解的是，该预设视场122为与光学相机FOV对应的区域，而非设置在流道121内实际存在的物理结构。应当理解的是，图9中为了便于观察，示意了流道121中的区域单元122，但这不表示区域单元122在流道中的真实面积占比。实际上，区域单元122在流道中的面积占比要比图示小得多。

在本申请公开的实施例中，上述中间段121b的长度为单个区域单元122长度的整数倍，即上述中间段121b的长度为单个FOV长度的整数倍。具体的，l′为单个区域单元122在第一方向上的长度，即对应单个FOV的长度，上述中间段121b的长度l满足：其中，N₁为正整数。

通过对流道121中间段121b的长度进行设计，使中间段121b在满足使用需求的情况下尽可能的长，同时使中间段121b的长度恰好为单个FOV的长度的整数倍，从而能够确保FOV(或区域单元122)能够在中间段121b的第一方向上铺满整个中间段121b，避免空间上的浪费。

类似的，为了避免空间浪费，在一些实施例中，上述中间段121b在第二方向上的宽度也设置为单个区域单元122宽度的整数倍，即中间段121b的宽度w满足：其中，w′为单个区域单元122的宽度，N₂为正整数。通过对流道121中间段121b的宽度进行设计，使中间段121b的宽度恰好为单个FOV(或区域单元122)的宽度的整数倍，从而能够确保光学相机在沿流道121第二方向进行换行拍摄时，每一行均能够拍摄到完整且不重复的图像，也能够避免空间上的浪费。

在一些实施例中，第一端121a在第二方向上的尺寸和/或第二端121c在第二方向上的尺寸小于中间段121b在第二方向上的尺寸。

本申请实施例中，第一端121a、第二端121c和中间段121b的形状没有严格限制，第一端121a与第二端121c的形状可以相同，也可以不同，只要第一端121a与第二端121c分别位于中间段121b的两端，并且第一端121a与第二端121c在第二方向上的尺寸小于中间段121b在第二方向上的尺寸即可。

在一实施方式中，第一端121a与第二端121c分别位于流道121的两端对称设置，第一端121a与第二端121c的形状相同，且均呈三角形形状，中间段121b呈长条窄矩形形状，那么也意味着，第一端121a与第二端121c在第二方向上的尺寸小于中间段121b在第二方向的尺寸。

在本申请公开的实施例中，芯片基底11的第一通孔112和第二通孔113分别与流道121的第一端121a与第二端121c的端部连通，由此可以使得样本溶液和/或试剂可以从流道121的一端进入，从另外一端流出。具体的，上述第一通孔112与流道121的第一端121a连通，上述第二通孔113与流道121的第二端121c连通。

在具体的示例中，如图8所示，以芯片基板11水平放置为例，上述第一通孔112和第二通孔113贯通芯片基板11的上下两侧表面；从芯片的俯视图来看，如图9所示，上述第一通孔112与流道121连通，并与第一端121a在远离中间段121b的一端相通，上述第二通孔113与流道121连通，并与第二端121c在远离中间段121b的一端相通。由此，第一通孔112和第二通孔113通过中间段121b连通。此时，将芯片100用于基因测序时，样本溶液和/或试剂通过第一通孔112注入到流道121内，而后样本溶液和/或试剂则会依次经过第一端121a、中间段121b和第二端121c，最后经由第二通孔113流出。

在一些实施例中，沿着远离中间段121b的方向，第一端121a的宽度逐渐减小，上述第一端121a远离中间段121b的端部具有第一夹角α。

在具体的示例中，如图9所示，从芯片基板11和连接层12组合后的片组件的俯视图来看，上述第一端121a的两侧的间距由第一通孔112朝向中间段121b逐渐扩大，该第一端121a在远离中间段121b的一端形成的夹角即为第一夹角α；类似的，第二端121c的两侧的间距由第二通孔113朝向中间段121b逐渐扩大，该第二端121c在远离中间段121b的一端形成的夹角即为第二夹角β。通过使第一端121a形成第一夹角α，液体从第一通孔112进入后，能够均匀经过第一端121a的扇形区域均匀扩散，并进入中间段121b，从而充满整个反应区221b；通过使第二端121c形成第二夹角β，有利于样本溶液和/或试剂收敛，从而排出流道121。

在一些实施例中，上述第一夹角α为35°至75°，示例性地，第一夹角α可以为35°、36°、37°、38°、39°、40°、41°、42°、43°、44°、45°、46°、47°、48°、49°、50°、51°、52°、53°、54°、55°、56°、57°、58°、59°、60°、61°、62°、63°、64°、65°、66°、67°、68°、69°、70°、71°、72°、73°、74°、75°以及在此基础上形成±0.5°范围内的角度。在一些实施例中，该第一夹角α为65°±5°。

在一些实施例中，上述第二夹角β为35至75°，示例性地，第二夹角β可以为35°、36°、37°、38°、39°、40°、41°、42°、43°、44°、45°、46°、47°、48°、49°、50°、51°、52°、53°、54°、55°、56°、57°、58°、59°、60°、61°、62°、63°、64°、65°、66°、67°、68°、69°、70°、71°、72°、73°、74°、75°以及在此基础上形成±0.5°范围内的角度。在一些实施例中，该第二夹角β为65°±5°。

在上述实施方式的一些实施例中，参见图9所示，以L为芯片基板11的长度，l为中间段121b的长度，w为单个流道121的宽度，则表示在第一方向上，流道121的中间段121b与芯片基板11邻近边缘的间距，上述中间段121b的长度l满足在满足以下条件：

(1)

(2)在满足条件(1)的前提下，l取最大值。

一方面，在第一方向上，流道121的中间段121b与芯片基板11邻近边缘的间距不小于单个流道121的宽度，此时，能够在连接层12上保留足够的距离，以设置可供样本溶液和/或试剂扩散进入和收敛排出的区域，即第一端121a和第二端121c。另一方面，在满足条件(1)的前提下，l取最大值，从而使得在芯片基板11的长度一定的情况下，中间段121b的长度l最大化。此时，芯片100用于测序时，光学相机在第一方向上顺次拍摄时经历的FOV增加，由此，可以减少对单位面积的中间段121b进行光学成像时光学相机换行拍摄的次数，从而减少光学相机因换行而占用的时间(光学相机每次切换拍摄行通常需要花费较多的时间)，节约测序时间。

在一些实施例中，在第二方向上，邻近芯片基板11外边沿的流道121与芯片基板11外边沿的间距不低于2.5mm，即，芯片基板11第二方向两侧与最边缘的流道121的间距不低于2.5mm，以确保位芯片基板11的边缘不会对检测造成干扰，同时，连接层12边缘与流道121之间存在足够的间隙，一定程度上能够避免样本溶液和/或试剂溢流到芯片基板11外侧。

此外，实验人员发现，位于中间段121b第一方向边缘的区域，边缘胶材存在释放风险，可能影响芯片生化反应性能；在对测序反应后的芯片100进行光学成像的过程中，位于中间段121b第一方向边缘的区域受芯片组装公差影响，成像采集可能拍到胶边，影响测序结果的识别。为了减少边缘效应对芯片测序性能影响，应预留一定的121d边缘空间区域作为非拍照区。基于此，在本申请的一些实施例可选的设计中，如图9所示，中间段121b位于第一方向的两侧的边缘区域分别设置为空白区域221d。该空白区域221d可以通过诸如不设置待测样本的方式，作为非反应区域。当然，应当理解的是，也可以将该空白区域221d作为反应区域，但采用光学相机对中间段121b进行光学成像时，不采集该区域的光学信号。在一些实施例中，上述空白区域221d的宽度为1-0.5mm，此时，可以有效降低空白区域221d产生的测序数据对测序结果带来的影响，提高测序准确性；同时，又可以防止过宽的空白区域221d会减少反应区域的空间浪费，降低中间段121b的有效利用率。示例性的，上述空白区域221d的宽度可以为1mm、0.95mm、0.9mm、0.85mm、0.8mm、0.75mm、0.7mm、0.65mm、0.6mm、0.55mm、0.5mm等具体情形，当然，空白区域221d的宽度可以在上述具体情形的基础上，具有±20％范围内的偏差。

在一种实施方式中，任意两个相邻的流道121在第一方向上的间隔不低于1mm。此时可以降低甚至避免相邻的流道121之间发生串流的风险。不仅如此，对于需要借助光学信号确定反应类型的待测样本如待测序的核酸样本，通过设置流道121之间的间隔不低于1mm，可以在采集流道121中的光学信号时，减少相邻流道121带来的光学干扰，从而提高光学检测的准确性。

本申请实施例中，流通11的数量可以为一个或多个。在一些实施方式中，流道121的数量为多个。在一些实施例中，如图8和图9所示，上述流道121至少设置有四条，例如，上述流道121可以设置为四条、五条或六条；进一步的，上述流道121共设置有四条，四条流道121互相平行，且任意相邻两条流道121的间距均相同。设置四条流道121能够在满足通量的需求的情况下获取较高的检测效率。

本申请进一步的提供了一种具有具体参数的芯片基板11和流道121的实施例，在该实施例中，上述芯片基板11的宽度为64±0.07mm、长度为153±0.07mm，上述流道121的长度为135±0.05mm，流道121的宽度为11.8±0.07mm；中间段121b的长度为117±0.07mm，中间段121b的宽度为116-116.5mm；任意相邻两条流道121的间距为2.2mm。

参见图1所示，应当理解的是，盖玻片13盖合于连接层12远离芯片基板11的一侧表面，其目的在于封闭流道121远离芯片基板11的一面，即流道121的顶面，同时使液体样品能够形成均匀厚度，便于在显微镜下观察清楚。在一些可选的示例中，上述盖玻片13朝向流道121的一面设置有与流道121对应的流道槽，通过流道槽的设置，能够在一定程度上增加流道121的厚度。可以理解的是，在芯片基板11设置有倒角结构111的示例中，在将盖玻片13与芯片基板11组合在一起时，盖玻片13同样需设置成与芯片基板11结构对应的倒角结构111，从而使盖玻片13与芯片基板11贴合时形成一个完全贴合的整体。为了便于描述，在下述实施例中，本申请将芯片基板11、连接层12和盖玻片13组成的整体定义为芯片主体10。

芯片外框14

如图1所示，上述芯片100包括芯片外框14，上述芯片外框14设置于芯片主体10远离芯片基板11的一侧，方便芯片基板11、连接层12和盖玻片13形成的芯片主体10的取放，并避免直接接触芯片主体10时在芯片表面留下指纹或其他残流物，影响芯片100内产生的光学信号的采集。不仅如此，通过对芯片外框14的结构进行设置，可以使芯片100固定在测试仪器的特定区域，以对固定在芯片100中的待测样本进行检测。例如将芯片100固定在测序平台的芯片载台表面，以便实现稳定的测序。

具体的，如图10和图11所示，上述芯片外框14主要由两个头端件141和两个连接件142组成。其中，两个头端件141在芯片外框14的第一方向上相对设置；两个连接件142则在芯片外框14的第二方向上相对设置，两个头端件141的两端分别通过两个连接件142连接，从而通过头端件141和连接件142在周向上依次连接并收尾封闭组成中间具有镂空部的芯片外框14。示例性的，该芯片外框14的整体俯视图大致呈矩形，头端件141和连接件142围合后在其中部形成上述镂空部，该镂空部用于供光路投过，以使得光学相机可以直接拍摄到芯片主体10，示例性的，该镂空部可以是但不限于圆形、椭圆形、菱形等形状，可以理解的是，上述镂空部可以基于芯片基板11的结构进行适应性的调整。

在本申请实施例中，上述头端件141和连接件142为一个整体结构，其可以通过一体加工成型制备而成，例如，当上述芯片外框14为塑料件时，该芯片外框14可以借由注塑一体成型，当上述芯片外框14为金属件时，该芯片外框14可以通过浇筑一体成型，可以理解的是，上述芯片外壳14可以采用其他一体成型的加工方法进行加工；在可选的示例中，上述头端件141和连接件142也可以采用分体加工后再进行组装得到，本申请对此不作具体限定。

如图10和图11所示，上述芯片外框14具有相背的第一表面14a和第二表面14b，上述第一表面14a和第二表面14b分别为该芯片外框14厚度方向上的两侧表面，更加具体的，上述第一表面14a为在进行测序时朝向光学相机的一侧，上述第二表面14b则为用于和芯片承载平台贴合的一侧。

上述连接件142在所述第一表面14a相对凹陷于所述头端件141，借由连接件142和头端件141在第一表面的落差，以在连接件142和头端件141的连接处形成第一台阶结构143。

具体的如图10所示，连接件142在第一表面14a相对头端件141凹陷，此时，连接件142的厚度小于头端件141上的厚度，从而使得连接件142和头端件141的连接处形成第一台阶结构143。

如图11所示，连接件142与头端件141的下表面在第二表面14b齐平，且上述两个头端件141则在相互靠近的一端凹陷于上述第二表面14b，以形成第二台阶结构144。

具体的，位于两侧的头端件141在相互抵近的部分均形成背离第二表面14b凹陷的部分，该凹陷定义为第二台阶结构144。以图11示出的方位进行示例性的说明，在图11中，位于左侧的头端件141其靠右的部分、以及位于右侧的头端件141靠左的部分均具有朝向第一表面14a凹陷的部分，这两处凹陷的部分则分别定义为两个第二台阶结构144。在安装芯片主体10时，芯片主体10的两端则分别卡合固定在两个第二台阶结构144内侧，同时，为了避免芯片主体10的从芯片外框14的第二方向上脱离第二台阶结构144，上述头端件141在连接件142的延伸区域不内陷。

在一些实施例中，上述第二台阶结构144具有平行于第二表面14b的台阶面1441，以及从第二表面14b向台阶面1441延伸形成的台阶壁1442。其中，上述台阶面1441与第二表面14b之间的距离大于或等于连接件142的厚度，台阶壁1442则围合在台阶面1441远离镂空部的一侧，以及台阶面1441在第二方向的两侧，从而使该台阶壁1442形成开口朝向镂空部的U型结构。在一实施例中，台阶面1441与第一台阶结构143的台阶面齐平；在另一实施例中，台阶面1441所在平面介于第一台阶结构143的台阶面所在平面与第一表面14a之间。由此，在将该芯片用于测序时，芯片主体10用于采集荧光信号的一面不受连接件142的干扰，进而能够有效降低芯片外框14特别是连接件142对芯片主体10产生的光学信号的干涉。具体的，在采用成像装置对芯片主体10靠近连接件142的边缘区域进行信号采集时，可以降低芯片外框14特别是连接件142对芯片主体10靠近连接件142的边缘区域的信号干扰。

在本申请公开的实施例中，上述芯片基板11在第一方向的长度大于镂空部在第一方向的长度、其在第二方向的长度则小于镂空部在第二方向的长度。由此，在将芯片基板11、连接层12和盖玻片13组成的芯片主体10装配至芯片外壳14中时，芯片主体10经由第二表面14b装入芯片外框14，即，将芯片主体10的两端分别通过第二台阶结构144固定在芯片外框14内。此时，芯片主体10受到头端件141的限位。在一实施例中，芯片主体10的厚度小于或等于台阶面1441与第二表面14b之间的距离，即芯片主体10朝向第二表面14b的表面介于第一表面14a和第二表面14b之间，或与第二表面14b齐平。在一实施例中，盖玻片13朝向第一表面14a，芯片基板11朝向第二表面14b。

通过该芯片外框14的设置，由于芯片主体10的两端卡合在第二台阶结构144内，并使得芯片主体10在朝向第一表面14a的表面与台阶面1441齐平、朝向第二表面14b的表面介于第一表面14a和第二表面14b之间，从而该芯片主体10能够稳定固定于芯片外框14内，且不容易从芯片外框14脱离。

在一种可选的实施方式中，台阶壁1442可以为在一个平面形成的台阶壁，台阶壁1442与台阶面1441之间形成一定的夹角，夹角的范围可以在0～180°之间选择，在一些实施例中，台阶壁1442与台阶面1441之间的夹角大于或等于90°。示例性地，台阶壁1442与台阶面1441垂直，两者之间形成90°的夹角；又或者，台阶壁1442相对台阶面1441倾斜设置，且与台阶面1441形成90°以上的夹角。

在一种可选的实施方式中，台阶壁1442由两个或两个以上的壁面顺次连接形成。在一实施例中，两个或两个以上的壁面可以为平面，也可以为弧面。当两个或两个以上的壁面为平面时，顺次连接的多个壁面与台阶面1441之间的夹角逐渐减小或增大。当两个或两个以上的壁面为弧面时，顺次连接的多个弧面逐渐远离其所在的头端部14。

示例性的，图12示出了上述台阶壁1442在厚度方向上的截面图，上述台阶壁1442在由第一台阶壁1442a和第二台阶壁1442b连接形成，第二台阶壁1442b和台阶面1441之间通过第一台阶壁1442a连接。即从上往下，第二台阶壁1442b、第一台阶壁1442a和台阶面1441依次连接。其中，第二台阶壁1442b可以为一倾斜的直壁，其也可以具有一定的弧度的弧形壁。示例性的，第一台阶壁1442a垂直于台阶面1441，第二台阶壁1442b与台阶面1441之间具有大于90°的夹角。

在一种可选的实施例中，为了更好的对芯片主体10进行固定和安装，芯片主体10在放入第二台阶结构144内通常会留有一定的余量，但为了防止芯片主体10在第二台阶结构144内晃动，上述第二台阶结构144内还设置有限位组件，通过限位组件能够在第一方向和第二方向上对芯片主体10进行限位。

在具体实施时，如图11和图13所示，上述限位组件包括第一限位件1443和第二限位件1444，上述第一限位件1443和第二限位件1444可以凸出的设置在台阶面1441和/或台阶壁1442上；在图11和图13的示例中，上述第一限位件1443和第二限位件1444均固定并凸出于台阶壁1442；其中，第一限位件1443用于在第一方向上对芯片主体10进行限位，第二限位件1444则用于在第二方向上对芯片主体10进行限位。

上述第一限位件1443和第二限位件1444可以分别设置多组。示例性的，如图11所示，上述第一限位件1443分别设置有两组，其中每个第二台阶结构144内均设置有一组第一限位件1443，这两组第一限位件1443位于两个第二台阶结构144内互相远离的一侧并相对设置，从而在放入芯片主体10时，两组第一限位件1443能够对芯片主体10的两端进行卡合限位；每个第二台阶结构144各自设置有两个第二限位件1444，两个第二限位件1444位于芯片外框14第二方向上并相对设置，从而在放入芯片主体10时，位于第二台阶结构144内的第二限位件1444能够对芯片主体10的第二方向进行卡合限位。如图13所示，从单个第二台阶结构144内部来看，在芯片外框14的第一方向上，上述第一限位件1443位于第二限位件1444背离连接件142的一侧；在芯片外框14的第二方向上，第二限位件1444至少设置有两个、并分别设置于第二台阶结构144的两侧，且在芯片外框14的第二方向上，第一限位件1443位于第二限位件1444之间。在具体实施时，上述第一限位件1443和第二限位件1444需避开芯片基板11的倒角结构111，即，当通过第一限位件1443和第二限位件1444卡固芯片基板11时，第一限位件1443和第二限位件1444均不会与芯片基板11的倒角结构111接触。

在上述基础上，上述第一限位件1443和第二限位件1444均凸出于第一台阶壁1442a；进一步的，第一限位件1443和第二限位件1444凸出于第一台阶壁1442a的长度均相同；此外，考虑到如果相邻的第一限位件1443和第二限位件1444超出第一台阶壁1442a的距离太窄，不利于加工和限位，如超出第一台阶壁1442a的距离设计的太宽，则会增加芯片外框14的整体外形尺寸，造成空间和材料浪费等，因此更进一步的，上述第一限位件1443和第二限位件1444凸出于第一台阶壁1442a内侧的长度为0.3mm至1mm。

在一些可选的实施例中，如图13所示，本申请将台阶壁1442围合第二台阶面1441周向的三条台阶壁1442分别定义为横向壁14422、倒角壁14423和纵向壁14421，其中纵向壁14421沿芯片外框14的第二方向延伸，其设置于台阶面1441在芯片外框14第一方向上背离镂空部的一侧；上述横向壁14422则沿芯片外框14的第一方向延伸，该横向壁14422设置有两个、并位于芯片外框14第二方向上相对的两侧，上述横向壁14422垂直于纵向壁14421，横向壁14422和纵向壁14421通过倒角壁14423连接。

为了更加清楚的进行说明，以图13中所示的方位进行说明，此时位于该第二台阶结构144中间的台阶壁1442则为纵向壁14421，位于该第二台阶结构144左右两侧台阶壁1442的即为横向壁14422，上述连接纵向壁14421和横向壁14422的角隅则为倒角壁14423。对应的，上述倒角壁14423位于同一第二台阶结构144内相邻的第一限位件1443和第二限位件1444之间，通过设置倒角壁14423，能够避免芯片基板11的倒角结构111与第二台阶结构144的台阶壁1442接触，防止芯片基板11的倒角结构111发生损伤。

可以理解的是，上述纵向壁14421、横向壁14422和倒角壁14423为台阶壁1442的周向组成，而第一台阶壁1442a和第二台阶壁1442b则为台阶壁1442在厚度方向的组成，上述两种实施例可以同时或分别存在，本申请对此不作限定。

在一些可选的实施例中，上述头端件141还开设有第一孔145；示例性的，该第一孔145可以作为定位孔使用，即，当将芯片外框14安置于测序平台上时，其用于和测序平台上的定位柱相配合，以保证芯片能够精准的安置在测序平台上。在具体的示例中，如图10、图11和图14所示，上述第一孔145设置有两个并分别开设于两个头端件141上，上述第一孔145位于芯片外框14第一方向的中轴线上，通过在两个头端件141的在芯片外框14第一方向的中轴线上设置对称的第一孔145，能够较为准确的对芯片外框14进行定位。

在一些可选的实施例中，任意头端件141上还开设有第二孔146，示例性的，该第二孔146用于在芯片外框14安置于测序平台上时起防呆的作用，以避免芯片放反，例如图14的示例中，上述第二孔146可以设置在一个头端件上并位于第一孔145的一侧，当将芯片放置于测序平台上时，如芯片发生了倒装，防呆孔就无法与对应的防呆件配合，从而难以装入测序平台；在其他的一些示例中，上述第二孔146也可以按照不对称的方式分别设置在两个头端件141上，此时在芯片倒装时，不对称的第二孔146也能够阻碍芯片与测序平台贴合。

在一些可选的实施例中，参阅图10、图11和图14所示，为了便于移栽上述芯片外框14，芯片外框14上还设置有多个卡槽，多个卡槽对称的设置在各头端件141位于芯片外框14的第二方向上的两侧，上述卡槽用于供移栽机械手抓取。具体的，上述卡槽基于所需和机械手配合的部分，分别包括导向卡槽147和调整卡槽148；示例性的，上述导向卡槽147在第二方向上对称设置并开设于任一头端件141上；上述调整卡槽148在第二方向上对称设置并开设于另一头端件141上。在具体的实施例中，上述导向卡槽147的宽度由头端件141的边缘朝向头端件141的内侧逐渐减小，即该导向卡槽147整体呈现为三角形的结构，上述导向卡槽147在与机械手配合时，机械手通过抓取该导向卡槽147能够对芯片外框14进行导向夹紧；上述调整卡槽148的宽度则由头端件141的边缘朝向头端件141的内侧保持一致，该调整卡槽148在整体上呈现为矩形结构，当调整卡槽148在与机械手配合时，机械手通过抓取该调整卡槽148，则能够对芯片外框14进行卡紧与调节平衡。

垫片15

在一些实施例中，如图1所示，芯片100还包括垫片15。参阅图1和图15所示，上述垫片15贴合于芯片基板11远离连接层12的一侧，例如，上述垫片15的上表面为一较为平整的平面结构，该垫片15在其上表面黏贴第二粘胶17(例如，该第二粘胶17可以是但不限于双面胶、AB胶等)，垫片15通过第二粘胶17以粘附在芯片基板11的下表面上。上述垫片15用于和测序平台对接，为了便于向流道121中注入样液，上述垫片15上还开设有与第一端121a和第二端121c一一对应并连通的引流孔151；示例性的如图1和图15所示，上述垫片15设置有两个，其中右侧垫片15中的引流孔151的上端与第一通孔112的下端连通，该垫片15中引流孔151的下端用于供样本溶液和/或试剂流入；左侧垫片15中的引流孔151的上端则与第二通孔113的下端连通，该垫片15中引流孔151的下端则用于供样本溶液和/或试剂流出。在使用时，样本溶液和/或试剂则会依次经过右侧的引流孔151、第一通孔112、第一端121a、中间段121b、第二端121c、第二通孔113和左侧引流孔151。

进一步的，如图15所示，垫片15远离芯片基板11的一侧设置有与引流孔151一一对应的凸部152，凸部152围绕在与之对应的引流孔151的外侧，该凸部152凸出于上述芯片基板11并用于密封引流孔151和测序平台之间的间隙，从而避免通液时样本溶液和/或试剂通过引流孔151和测序平台的间隙泄露，该凸部152可以为具有一定的弹性的密封件，如橡胶密封圈、硅胶密封圈等，此外，在垫片15与上述垫片15材质相同时，上述凸部152也可以与垫片15采用一体成型加工而成。

芯片100在第一方向的两端，芯片基板11和芯片外框14之间设置第一粘胶16，第一粘胶16用于粘接芯片基板11和芯片外框14。示例性的，第一粘胶16可以是水胶、双面胶胶带等具有粘黏性的材料。

以上应用了具体个例对本发明进行阐述，只是用于帮助理解本发明，并不用以限制本发明。对于本发明所属技术领域的技术人员，依据本发明的思想，还可以做出若干简单推演、变形或替换。

Claims

1.一种芯片外框，其特征在于，包括：

2.如权利要求1所述的芯片外框，其特征在于，所述头端件在所述连接件的延伸区域不内陷。

3.如权利要求1或2所述的芯片外框，其特征在于，所述台阶壁在厚度方向上具有第一台阶壁和第二台阶壁，所述第一台阶壁垂直于所述台阶面，所述第二台阶壁与所述台阶面之间具有倾角，所述第二台阶壁和所述台阶面之间通过所述第一台阶壁连接。

4.如权利要求3所述的芯片外框，其特征在于，所述第二台阶结构内设置有限位组件。

5.如权利要求4所述的芯片外框，其特征在于，所述限位组件包括凸出于所述台阶面和/或所述台阶壁的第一限位件和第二限位件；

6.如权利要求5所述的芯片外框，其特征在于，所述第一限位件和所述第二限位件均凸出于所述第一台阶壁。

7.如权利要求6所述的芯片外框，其特征在于，所述第一限位件和所述第二限位件凸出所述第一台阶壁的长度均相同。

8.如权利要求7所述的芯片外框，其特征在于，所述第一限位件和所述第二限位件凸出所述第一台阶壁内侧的长度为0.3至1mm。

9.如权利要求5-8中任一项所述的芯片外框，其特征在于，所述台阶壁在所述台阶面的周向上包括横向壁、纵向壁和倒角壁；所述纵向壁设置于所述台阶面在所述芯片外框第一方向上背离所述连接件的一侧，所述横向壁设置于所述台阶面在所述芯片外框第二方向上相对的两侧，所述横向壁垂直于所述纵向壁，所述横向壁和所述纵向壁通过所述倒角壁连接。

10.如权利要求9所述的芯片外框，其特征在于，所述倒角壁位于同一所述第二台阶结构内相邻的所述第一限位件和所述第二限位件之间。

11.如权利要求1、2和4-8中任一项所述的芯片外框，其特征在于，所述头端件开设有第一孔。

12.如权利要求11所述的芯片外框，其特征在于，所述第一孔为定位孔。

13.如权利要求12所述的芯片外框，其特征在于，所述第一孔位于所述芯片外框第一方向的中轴线上。

14.如权利要求13所述的芯片外框，其特征在于，任意所述头端件上还开设有第二孔，所述第二孔位于所述第一孔的一侧。

15.如权利要求14所述的芯片外框，其特征在于，所述第二孔为防呆孔。

16.如权利要求1-2、4-8、10和12-15中任一项所述的芯片外框，其特征在于，还包括多个卡槽，多个所述卡槽相对的设置于各所述头端件在所述芯片外框第二方向的两侧。

17.如权利要求16所述的芯片外框，其特征在于，所述卡槽包括导向卡槽和调节卡槽，所述导向卡槽在第二方向上对称设置并开设于任一所述头端件上；和/或，所述调节卡槽在第二方向上对称设置并开设于另一所述头端件上。

18.如权利要求17所述的芯片外框，其特征在于，所述导向卡槽的宽度由所述头端件的边缘朝向所述头端件的内侧逐渐减小；和/或，所述调节卡槽的宽度由所述头端件的边缘朝向所述头端件的内侧保持一致。