CN221041130U - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN221041130U
CN221041130U CN202321745763.XU CN202321745763U CN221041130U CN 221041130 U CN221041130 U CN 221041130U CN 202321745763 U CN202321745763 U CN 202321745763U CN 221041130 U CN221041130 U CN 221041130U
Authority
CN
China
Prior art keywords
thin film
transistor
layer
film transistor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202321745763.XU
Other languages
English (en)
Inventor
李维
程仲良
刘佩雯
苏哿暐
程冠伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Application granted granted Critical
Publication of CN221041130U publication Critical patent/CN221041130U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N33/00—Investigating or analysing materials by specific methods not covered by groups G01N1/00 - G01N31/00
    • G01N33/48—Biological material, e.g. blood, urine; Haemocytometers
    • G01N33/50—Chemical analysis of biological material, e.g. blood, urine; Testing involving biospecific ligand binding methods; Immunological testing
    • G01N33/53—Immunoassay; Biospecific binding assay; Materials therefor
    • G01N33/543—Immunoassay; Biospecific binding assay; Materials therefor with an insoluble carrier for immobilising immunochemicals
    • G01N33/54366—Apparatus specially adapted for solid-phase testing
    • G01N33/54373—Apparatus specially adapted for solid-phase testing involving physiochemical end-point determination, e.g. wave-guides, FETS, gratings
    • G01N33/5438—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Immunology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Molecular Biology (AREA)
  • Urology & Nephrology (AREA)
  • Chemical & Material Sciences (AREA)
  • Hematology (AREA)
  • Biomedical Technology (AREA)
  • Food Science & Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Biotechnology (AREA)
  • Pathology (AREA)
  • Biochemistry (AREA)
  • Analytical Chemistry (AREA)
  • Cell Biology (AREA)
  • Medicinal Chemistry (AREA)
  • Microbiology (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本实用新型提供一种半导体装置。半导体装置包括内连结构。内连结构设置于半导体衬底之上。内连结构包括多个内连层。第一薄膜晶体管(TFT)及第二TFT设置于半导体衬底之上。第一TFT及第二TFT各自垂直地延伸穿过内连层的至少一子集。开口形成于内连结构中。开口设置于第一TFT与第二TFT之间。传感膜设置于开口的底表面及侧表面之上。

Description

半导体装置
技术领域
本实用新型实施例涉及一种集成电路，且尤其是涉及一种半导体装置。
背景技术
半导体集成电路(integrated circuit，IC)行业已经历指数级增长。IC材料及设计的技术进步已生成几代IC，其中每一代相较于上一代具有更小且更复杂的电路。在IC演进过程中，功能密度(即，每芯片面积的内连装置的数目)大体而言已增大，而几何尺寸(即，可使用制作工艺形成的最小构件(或线))已减小。此种按比例缩小工艺大体而言通过提高生产效率及降低相关联的成本来提供益处。
随着半导体装置尺寸的缩小及复杂度的增大，半导体装置可用于各种各样的应用中。该些应用可包括生命科学应用，生命科学应用可能属于医疗诊断或环境监测应用。举例而言，可在装置中实施半导体电路系统，以测试某些类型的微型目标(可包括离子、核酸、极化分子、抗原、抗体、酶、细胞、蛋白质、病毒或细菌)的存在。然而，在该些测试装置中实施半导体电路系统的传统方法及/或结构可能是昂贵的且具有次优的效率，且因此尚未完全令人满意。
实用新型内容
依据本实用新型一些实施例，一种半导体装置，包括：半导体衬底；内连结构，设置于所述半导体衬底之上，其中所述内连结构包括多个内连层；第一薄膜晶体管及第二薄膜晶体管，设置于所述半导体衬底之上，其中所述第一薄膜晶体管及所述第二薄膜晶体管各自垂直地延伸穿过所述多个内连层的至少一子集；开口，位于所述内连结构中，其中所述开口设置于所述第一薄膜晶体管与所述第二薄膜晶体管之间；以及传感膜，设置于所述开口的底表面及侧表面之上。
依据本实用新型一些实施例，一种半导体装置，包括：半导体衬底；第一晶体管及第二晶体管，各自形成于所述半导体衬底之上；多层式内连结构，形成于所述半导体衬底之上，其中所述第一晶体管及所述第二晶体管电性耦合至所述多层式内连结构的第一内连层，其中所述多层式内连结构包括开口，所述开口局部地延伸穿过所述多层式内连结构但在到达所述第一内连层之前停止，且其中所述开口被配置成收集含有微型目标的流体；第三晶体管的多个部分及第四晶体管的多个部分，各自垂直地延伸穿过所述多层式内连结构的位于所述第一内连层上方的内连层子集，其中所述第三晶体管及所述第四晶体管是与所述第一晶体管及所述第二晶体管不同类型的晶体管，且其中所述第三晶体管及所述第四晶体管分别电性耦合至所述第一晶体管及所述第二晶体管；以及传感层，形成于所述开口的侧表面及底表面上，其中所述传感层被配置成与所述流体的所述微型目标进行反应或键结。
依据本实用新型一些实施例，一种半导体装置的制造方法，包括：在半导体衬底之上形成内连结构，其中所述内连结构包括多个内连层，所述多个内连层含有相应的多个通孔及多个金属线；在所述内连结构中刻蚀出第一沟渠及第二沟渠；在所述第一沟渠及所述第二沟渠中沈积金属化合物层；在所述金属化合物层之上沈积介电层，其中所述介电层局部填充所述第一沟渠及所述第二沟渠；在所述介电层之上沈积导电层，其中所述导电层完全填充所述第一沟渠及所述第二沟渠，其中第一薄膜晶体管局部地由填充于所述第一沟渠的部分的所述导电层、部分的所述介电层及部分的所述金属化合物形成，且其中第二薄膜晶体管局部地由填充于所述第二沟渠的部分的所述导电层的、部分的所述介电层及部分的所述金属化合物层形成；刻蚀出开口，所述开口向下延伸至少局部地穿过所述内连结构，其中所述开口形成于所述第一薄膜晶体管与所述第二薄膜晶体管之间；以及在所述开口中沈积传感膜。
附图说明
结合附图阅读以下详细说明，会最佳地理解本实用新型。需要强调的是，根据本行业中的标准惯例，各种特征并非按比例绘制且仅用于例示目的。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。
图1至图14是根据本实用新型各个态样的半导体装置在制作的各个阶段的剖视侧视图。
图15是根据本实用新型各个态样的半导体装置在制作的阶段处的的平面俯视图。
图16是根据本实用新型各个态样的半导体装置在制作的阶段处的三维立体图。
图17是根据本实用新型各个态样的半导体装置在制作的阶段处的剖视侧视图。
图18A至图18B各自示出根据本实用新型各个态样的半导体装置在制作的阶段处的三维立体图。
图19是根据本实用新型各个态样的半导体装置在制作的阶段处的剖视侧视图。
图20是根据本实用新型各个态样的半导体装置在制作的阶段处的剖视侧视图。
图21是根据本实用新型各个态样的半导体装置在制作的阶段处的平面俯视图。
图22是根据本实用新型各个态样的半导体装置在制作的阶段处的三维立体图。
图23示出根据本实用新型各个态样的方法的流程图。
图24是根据本实用新型各个态样的制造系统的方块图。
具体实施方式
以下揭露内容提供用于实施本实用新型的不同特征的诸多不同实施例或实例。以下阐述构件及布置的具体实例以简化本实用新型。当然，该些仅为实例且不旨在进行限制。举例而言，以下说明中将第一特征形成于第二特征之上或第二特征上可包括其中第一特征与第二特征被形成为直接接触的实施例，且亦可包括其中第一特征与第二特征之间可形成有附加特征进而使得所述第一特征与所述第二特征可不直接接触的实施例。另外，本实用新型可能在各种实例中重复使用参考编号及/或字母。此种重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。
另外，本实用新型可能在各种实例中重复使用参考编号及/或字母。此种重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。此外，以下的当前揭露内容中将一特征形成于另一特征上、连接至另一特征及/或耦合至另一特征可包括其中所述特征被形成为直接接触的实施例，且亦可包括其中可形成有介于所述特征之间的附加特征进而使得所述特征可不直接接触的实施例。另外，为使本实用新型的一个特征与另一特征的关系简易起见而使用例如「下部的(lower)」、「上部的(upper)」、「水平的(horizontal)」、「垂直的(vertical)」、「位于…上方(above)」、「位于…之上(over)」、「位于…下方(below)」、「位于…之下(beneath)」、「向上(up)」、「向下(down)」、「顶部的(top)」、「底部的(bottom)」等空间相对性用语以及其派生词(例如，水平地(horizontally)、向下地(downwardly)、向上地(upwardly)等)。所述空间相对性用语旨在涵盖包括所述特征的装置的不同定向。再此外，当使用「约(about)」、「近似(approximate)」及类似用语阐述数字或数字范围时，所述用语旨在囊括处于包括所阐述数字的合理范围内(例如处于所阐述数字的+/-10％内)的数字或者熟习此项技术者所理解的其他值。举例而言，用语「约5奈米」囊括自4.5奈米至5.5奈米的尺寸范围。
本实用新型大体而言涉及半导体装置，且更具体而言，涉及在诊断装置中实施的用于传感或侦测某些类型的微型目标(包括但不限于离子、核酸、极化分子、抗原、抗体、酶、细胞、蛋白质、病毒、细菌或小于几百微米的其他生物粒子)的存在的半导体装置。然而，使用传统半导体电路系统的诊断装置可能具有某些缺点。一个此种缺点是制作成本高，此乃因该些诊断装置中的传统半导体电路系统是在绝缘体上硅(SOI)结构上形成，此可能是昂贵的。另一缺点是效率次优，此乃因该些诊断装置中的传统半导体电路系统可能无法完全俘获指定微型目标传感区中的微型目标。因此，诊断装置的精确性可能会劣化。
本实用新型提供一种新颖的半导体装置(及其独特的制作流程)，在所述半导体装置中，薄膜晶体管(TFT)形成于较传统SOI结构便宜的块状半导体圆片(例如硅圆片)上。另外，本实用新型的独特TFT结构使得能够更高效地俘获及/或侦测微型目标，其可提升诊断装置的讯杂比及精确性，此将在以下更详细地进行论述。
图1至图13示出根据本实用新型实施例的半导体装置100在制作的各个阶段的一系列剖视侧视图。图1至图13与沿着由X方向做为其水平方向及由Z方向做为其垂直方向所定义的平面截取的横截面。图1至图13亦可被称为X-切割视图。
半导体装置100包括衬底110，衬底110可为块状半导体圆片的一部分。在一些实施例中，衬底110可包含：元素(单一元素)半导体，例如硅、锗及/或其他合适的材料；化合物半导体，例如碳化硅、镓砷、磷化镓、磷化铟、砷化铟、锑化铟及/或其他合适的材料；合金半导体，例如SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP及/或其他合适的材料。衬底110可为具有均匀组成物的单层式材料。做为另一种选择，衬底110可包括具有适用于IC装置制造的类似或不同组成物的多个材料层。
可在衬底110中及衬底110之上形成例如晶体管130、131及132等多个晶体管。晶体管130至132可各自包括形成于衬底110中的掺杂区，例如源极/漏极区140。端视设计要求而定，源极/漏极区140可掺杂有n型掺质(例如磷或砷)、及/或p型掺质(例如硼)。源极/漏极区140可被形成为p井结构、n井结构、双井结构或者使用凸起结构形成。可通过掺质原子的植入、原位掺杂外延生长及/或其他合适的技术来形成源极/漏极区140。
晶体管130至132亦可各自包括形成于衬底110之上的栅极结构150。栅极结构150可包括含有高介电常数(high dielectric constant，high-k)栅介电质及金属栅电极的高k金属栅极(high-k metal gate，HKMG)结构。可通过栅极替换工艺形成HKMG结构。在栅极替换工艺中，首先形成虚设栅极结构(例如，含有虚设氧化硅栅介电质及复晶硅栅电极)，且然后在衬底110中形成源极/漏极区140。虚设栅极结构的位置界定源极/漏极区140的位置。如此一来，在虚设栅极结构的相对的侧上在衬底110的区中形成源极/漏极区140。
然后移除虚设栅极结构且通过HKMG结构代替虚设栅极结构。在一些实施例中，HKMG结构可包括高k栅介电质及形成于高k栅介电质上的金属栅电极。高k栅介电质的实例性材料包括氧化铪、氧化锆、氧化铝、二氧化铪-氧化铝合金、氧化铪硅、氮氧化铪硅、氧化铪钽、氧化铪钛、氧化铪锆或其组合。金属栅电极可包括一或多个功函数金属层及一或多个填充金属层。功函数金属层可被配置成对相应晶体管的功函数进行调谐。功函数金属层的实例性材料可包括氮化钛(TiN)、铝化钛(TiAl)、氮化钽(TaN)、碳化钛(TiC)、碳化钽(TaC)、碳化钨(WC)、氮化钛铝(TiAlN)、铝化锆(ZrAl)、铝化钨(WAl)、铝化钽(TaAl)、铝化铪(HfAl)或其组合。填充金属层可用作栅电极层的主导电部分。
HKMG结构亦可包括形成于高k栅介电层的侧壁及金属栅电极层的侧壁上的栅极间隔件。栅极间隔件可被形成为虚设栅极结构的一部分，但当虚设栅介电质及虚设栅电极被移除时，栅极间隔件未被移除。尽管本文中并未绘示，但栅极结构150可包括附加的材料层，例如栅介电层与衬底110之间的接口层、顶盖层、其他合适的层、或其组合。
晶体管130至132通过多个隔离结构160在实体上彼此隔开及彼此电性隔开。隔离结构160可包含氧化硅、氮化硅、氮氧化硅、经氟掺杂的硅酸盐玻璃(fluoride-dopedsilicate glass，FSG)、低k介电材料及/或其他合适的材料。在一些实施例中，隔离结构160可包括浅沟渠隔离(STI)特征。在一个实施例中，通过以下方式形成隔离结构160：在衬底110中刻蚀出沟渠，且随后使用上述隔离材料对沟渠进行填充，接着进行化学机械平坦化(CMP)工艺。例如场氧化物、硅的局部氧化(local oxidation of silicon，LOCOS)及/或其他合适的结构等其他隔离结构亦可被实施为隔离结构160。做为另一种选择，隔离结构160可包括多层式结构(例如，具有一或多个热氧化物衬垫层)。
在衬底110之上形成多层式内连结构200。多层式内连结构200包括多个内连层，所述多个内连层在本文中亦可互换地被称为金属层，例如金属-0(M-0)层、金属-1(M-1)层、...、金属-N(M-N)层。金属层各自包括多个导电内连组件，例如金属线及导通孔或接触件。每一金属层中的金属线水平地延伸且来自不同金属层的金属线通过导通孔或接触件垂直地内连于一起。例如铜、钴、铝、钨、钌或其组合等导电材料可用于实施金属线及/或通孔/接触件。通过金属线及通孔使得对半导体装置100的各种构件的电性存取成为可能。
为了提供简单的例示，本文中示出内连结构200的金属-0层、金属-1层及金属-2层。举例而言，在M-0层中实施通孔210至212及金属线230至232。通孔210至212分别电性连接至晶体管130至132的源极/漏极区140中的一者。金属线230至232分别电性连接至通孔210至212。在M-1层中实施通孔213及金属线233至234，其中通孔213电性连接至金属线232。在M-2层中实施通孔214至217及金属线235至238。通孔215及216分别电性连接至金属线233至234。金属线235至238分别电性连接至通孔214至217。
内连结构200亦包括电性绝缘材料，例如在内连层中的每一者中实施的层间介电(interlayer dielectric，ILD)材料250。通孔/接触件210至217及金属线230至238嵌入于内连层中的每一者中的ILD 250中，或者被ILD 250环绕。在一些实施例中，ILD 250可包含氧化硅、氮化硅或低k介电材料。
内连结构还包括多个刻蚀停止层(etching-stop layer，ESL)270、271及272。在形成M-1层之前，在M-0层之上形成ESL 270，在形成M-2层之前，在M-1层之上形成ESL 271，且在M-2层之上形成ESL 272。ESL 270至272可包含对ILD 250以及通孔210至217及金属线230至238具有刻蚀选择性的材料(例如，介电材料)。在一些实施例中，ESL 270至272可具有彼此不同的材料组成物。
应注意，在形成M-1及M-2层之前，在ESL 270中形成导电焊盘280至281。举例而言，可将ESL 270的一些部分刻蚀成敞开以局部地暴露出金属线230及231的上表面，且然后使用导电材料填充该些开口以形成导电焊盘280至281。在一些实施例中，导电材料可包括TiN。在其他实施例中，导电材料可包括Ti、Ta、W、Mo、Si、O、N、Ni、Co、Ru、Au、Ag、Pt、Mn、Cu或其组合。导电焊盘280及281分别可以能够电性存取晶体管130及131。在一些实施例中，导电焊盘280至281可各自用作相应薄膜晶体管(TFT)的沟道区的一部分，薄膜晶体管将通过以下论述的制作工艺形成。
现在参照图2，可对ESL 272进行回蚀，直至暴露出金属线235至238的上表面。然后分别在金属线235及238之上形成导电焊盘290及291。可通过以下方式形成导电焊盘290及291：使用例如化学气相沈积(CVD)、物理气相沈积(PVD)或原子层沈积(ALD)等沈积工艺在ILD 250的上表面及金属线235至238的上表面之上沈积导电材料；且然后将所沈积的导电材料图案化成导电焊盘290及291。在一些实施例中，导电焊盘290至291包含TiN。在其他实施例中，导电焊盘290至291可包含Ti、Ta、W、Mo、Si、O、N、Ni、Co、Ru、Au、Ag、Pt、Mn、Cu或其组合。
现在参照图3，对半导体装置100实行栅极沟渠刻蚀工艺300，以形成沟渠310及311。在一些实施例中，栅极沟渠刻蚀工艺300可在一些实施例中包括干法刻蚀工艺或者在其他实施例中包括湿法刻蚀工艺。沟渠310至311垂直地向下延伸穿过M-2及M-1层且分别暴露出导电焊盘280至281的上表面。应理解，在后续工艺中将在该些沟渠310至311中形成TFT的栅极结构及沟道区。
现在参照图4，实行沈积工艺320以在半导体装置100的被暴露出的上表面之上沈积金属化合物层330。举例而言，金属化合物层330被形成以局部填充沟渠310至311(包括在沟渠310至311的侧表面及底表面(与ILD 250的侧表面及导电焊盘280至281的被暴露出的上表面对应)上)。金属化合物层330的一些部分亦形成于ESL 272的上表面、金属线235至238的上表面及导电焊盘290至291的上表面上。在一些实施例中，沈积工艺320可包括ALD工艺，以对金属化合物层330的厚度进行精确控制。在其他实施例中，沈积工艺320可包括CVD工艺或PVD工艺。在一些实施例中，金属化合物层330可被形成为具有金属化合物材料组成物，例如氧化铟镓锌(Indium-Gallium-Zinc-Oxide，IGZO)。在其他实施例中，金属化合物层330可包含In、Ga、Zn、O、Al、Sn、Ni或其组合。应理解，金属化合物层330的一些部分将用作欲形成的TFT的导电沟道。
现在参照图5，实行沈积工艺350以在金属化合物层330之上沈积介电层360。举例而言，介电层360被形成以局部填充沟渠310至311(包括在金属化合物层330的位于沟渠310至311中的侧表面及底表面上)。在一些实施例中，沈积工艺350可包括ALD工艺，以精确控制介电层360的厚度。在其他实施例中，沈积工艺350可包括CVD工艺或PVD工艺。介电层360可被形成为具有高k介电质材料组成物，例如氧化铪(HfO)。在其他实施例中，介电层360可包含Zr、Al、Ta、Ti、La、O、N、C或其组合。应理解，介电层360的一些部分将用作欲形成的TFT的栅介电质。
现在参照图6，实行沈积工艺380以在半导体装置100的被暴露出的上表面之上沈积导电层390。如图6中所示，导电层390被形成以完全填充沟渠310至311(包括在介电层360的上表面、侧表面及底表面上)。在一些实施例中，沈积工艺380可包括ALD工艺，以对导电层390的厚度进行精确控制。在其他实施例中，沈积工艺380可包括CVD工艺或PVD工艺。在一些实施例中，导电层390可被形成为具有氮化钛(TiN)材料组成物。在其他实施例中，导电层390可包含Ti、Ta、W、Mo、Si、O、N、Ni、Co、Ru、Au、Ag、Pt、Mn、Cu或其组合。应理解，导电层390的一些部分将用作欲形成的TFT的栅电极。
现在参照图7，实行刻蚀工艺400以将导电层390、介电层360及金属化合物层330分别分解成单独的部分390A、390B、390C、390D、360A、360B、360C、360D、330A、330B、330C及330D。应注意，金属化合物层330B、介电层360B及导电层390B分别构成TFT 410A的沟道、栅介电质及栅电极，且金属化合物层330C、介电层360C及导电层390C分别构成TFT 410B的沟道、栅介电质及栅电极。
然后，实行沈积工艺，以在半导体装置100的被暴露出的表面之上(包括在TFT410A及410B之上)沈积另一ILD 250。ILD 250可用作另一金属层M-3的ILD。
现在参照图8，对半导体装置100实行金属布线工艺420，以形成M-2层的附加金属布线构件。举例而言，可在金属线236的上表面、导电层390B的上表面、导电层390C的上表面及金属线237的上表面上分别形成通孔218、219、229及221。可在通孔218及219之上形成金属线239，以将通孔218与219电性连接于一起。可在通孔220及221之上形成金属线240，以将通孔220与221电性连接于一起。金属线239至240及通孔218至221允许电性连接或电性存取TFT 410A及410B。
现在参照图9，对半导体装置100实行ILD沈积工艺440，以在M-3层之上形成另一ILD 250。此ILD 250可密封及保护下方的半导体装置100的构件。
现在参照图10，对半导体装置100实行刻蚀工艺450以刻蚀出开口460。在一些实施例中，刻蚀工艺450包括干法刻蚀工艺。在其他实施例中，刻蚀工艺450包括湿法刻蚀工艺。开口穿过内连结构200(包括M-1的ILD 250、M-2的ILD 250及M-3层的ILD 250)垂直地向下延伸，但在ESL 270处停止。开口460形成于TFT 410A与TFT 410B之间。应理解，当半导体装置100投入实际使用时，开口460可用于收集用于诊断目的的流体样本(例如，患者的鼻腔流体)。
现在参照图11，对半导体装置100实行刻蚀工艺470以对开口460进行重新成形。更详细而言，将开口460重新成形成具有在顶部处较宽且在底部处较窄的剖视侧视图轮廓。举例而言，开口460的顶部可具有水平尺寸480，且开口460的底部可具有水平尺寸490，其中水平尺寸480实质上大于水平尺寸490。
阐述重新成形的开口460的另一种方式是其侧壁段500A及500B具有不同的锥角或不同的歪斜角。如图11中所示，侧壁段500B位于侧壁段500A下方(即，相较于侧壁段500A更靠近衬底110)。侧壁段500A可能相较于侧壁段500B具有更大的锥角或歪斜角。在一些实施例中，侧壁段500B实质上是垂直的(例如，沿着Z方向定向)，但侧壁段500A实质上是歪斜的。应理解，尽管图11示出侧壁段500A及500B实质上是直的或线性的(不考虑其相应的歪斜角)，但在实际制作的装置中不一定是此种情形。换言之，侧壁段500A及/或500B可为弯曲的或圆形的(尤其是侧壁段500A)。此外，在替代实施例中，重新成形的开口460可包括多于两个侧壁段500A及500B，其中多个侧壁段以不同的歪斜角定向(例如，以最大歪斜角定向的顶部侧壁段、以较小歪斜角定向的中间侧壁段以及以最小歪斜角定向的底部侧壁段)。
在任何情形中，开口460被重新成形成在顶部具有更宽的水平尺寸480的一个原因是：此种轮廓有利于在真实世界的使用场景中收集流体样本。若开口460未在顶部处被加宽，流体样本可陷获于顶部处且不会完全流过开口460。换言之，开口460的顶部处的狭窄尺寸可能使得气泡被陷获于开口460中，此可能破坏使用开口460来收集流体样本用于进行分析的目的。由于开口460在本文中在顶部处已被加宽，因此流体样本可更容易地流入开口460中，此使得半导体装置100更大程度地暴露于流体中的微型目标。如此一来，半导体装置100可更有效且更高效地用作传感器装置。
现在参照图12，对半导体装置100实行沈积工艺520，以在半导体装置100的被暴露出的表面之上形成传感膜530。沈积工艺520可包括CVD工艺、PVD工艺或ALD工艺。传感膜530的一些部分形成于ILD 250的上表面之上，且传感膜530的其他部分被形成以局部填充开口460。举例而言，传感膜530的一些部分形成于开口460的底表面(即，刻蚀停止层270的上表面)上以及侧壁段500A及500B上。
在其中沈积工艺520是共形沈积工艺的实施例中，沈积工艺520可将开口460的尺寸稍微缩小，但其剖视侧视图轮廓实质上维持不变。举例而言，开口460现在具有分别与侧壁段500A及500B实质上类似的侧壁段540A及540B。换言之，侧壁段540A相较于侧壁段540B具有更大的锥度或歪斜度，且开口460在顶部处的水平尺寸550实质上大于开口460在底部处的水平尺寸560。换言之，侧壁段540A及540B实质上分别延续图11所示侧壁段500A及500B的歪斜角。
在一些实施例中，传感膜530可包含氧化铪、氧化钽、氧化锆、一些其他合适的高k介电质或前述材料的任何组合。在一些实施例中，传感膜530可包括多个层，其中所述层中的至少一些层可具有与传感膜530的其余层不同的材料组成物。
无论传感膜530的材料组成物及/或层数如何，应理解，传感膜530被配置成有利于对流体中的预定微型目标进行传感或侦测。更详细而言，如上所述，开口460被配置成在真实世界使用中收集流体样本600。举例而言，半导体装置100可为用于测试患者是否感染COVID-19病毒的鼻拭子测试的一部分。当用户使用鼻拭子装置拭取他/她的鼻腔时，可收集患者鼻腔流体的流体样本600。鼻腔流体由开口460收集。流体样本600可含有微型目标610，在此经简化实例中，微型目标610可为COVID-19病毒。微型目标610可具有电荷，尤其是当指定的抗体融合于流体样本600中时。传感膜530的材料组成物被配置成使得传感膜530对流体样本600的pH敏感，且因此传感膜530可与微型目标510反应或键结。当此发生时，传感膜530处的表面电位差发生改变。表面电位差的改变通过电容耦合机制而改变TFT 410A的临限值电压，此可用于表征及/或辨识微型目标610。举例而言，TFT 410B可做为电压参考装置被偏置，而TFT 410A用作传感装置，以引起沟道的形成。TFT 410A的漏极电流可能对此敏感且可能相应地改变。可通过沟道的阻抗及/或通过漏极电流的改变来表征及/或辨识微型目标610。
在一些实施例中，自TFT 410B(即，电压参考装置)施加电场以驱动微型目标610(其具有电荷)远离TFT 410B且被朝向TFT 410A(即，传感装置)驱动，此可使得更大数目的微型目标610黏附至传感膜530的靠近TFT 410A的一些部分上，如图12中所示。此会增大TFT410A的灵敏度，此乃因TFT 410A可能能够更容易及/或更精确地传感流体样本600中微型目标610的存在。以此种方式，与传统装置相比，半导体装置100提供提升的讯杂比，此是本申请案的半导体装置100的优点中的一项优点。此种优点至少部分地通过半导体装置100的独特物理设计来达成：流体收集机构(即开口460)的设置直接位于微型目标传感装置(即TFT410A)与电压参考装置(即TFT 410B)之间。此种结构使得电压参考装置能够有效地将流体样本600中的微型目标610单向推向传感装置，此使得更大数目的微型目标能够被传感膜530的与传感装置相邻的一些部分拾取(或结合至传感膜530的与传感装置相邻的一些部分)。应注意，本申请案的此种独特的结构特征是以上参照图1至图12论述的独特制作工艺流程(例如，形成TFT 410A及410B，以及直接在TFT 410A与410B之间刻蚀出开口460)的固有结果。
图13示出半导体装置100的替代实施例。除了不再形成导电焊盘290及291之外，图13中的半导体装置100的实施例实质上类似于图12中的半导体装置100的实施例。即，在图13中所示的实施例中，金属化合物层330的部分330A及330D分别直接形成于金属线235及238上。然而，此种改变实质上不会影响半导体装置100的预期操作或功能。
为了有利于理解本实用新型，本文中提供图14、图15及图16，以分别示出半导体装置100的Y-切割剖视侧视图、平面图/俯视图及三维立体图。图13中所示的X-切割剖视侧视图与沿着图15所示平面图中的切割线A-A’截取的横截面对应。图14中所示的Y-切割剖视侧视图与沿着图15所示平面图中的切割线B-B’截取的横截面对应。应理解，图15所示平面图不是在最顶部(例如，在半导体装置100上方)截取，而是沿着跨越半导体装置100切割的切割线C-C’(参见图13)截取。如此做使得TFT 410A及410B的组件在俯视图中可见，包括沟道区(即金属化合物层330B/330C)、栅介电质(即介电层360B/360C)及栅电极(即导电层390B/390C)。否则，TFT 410A及410B的该些组件将会被传感膜530在视觉上遮挡且在平面图/俯视图中并非直接可见。
为了简洁起见，图16中所示的三维立体图仅示出半导体装置100的TFT 410A部分(即，传感装置)。应注意，同样为简要起见，在图16中省略栅介电质360B。图16所示三维视图不仅有助于示出TFT 410A的栅极构件(即导电层390B)，亦有助于示出源极及漏极构件。举例而言，导电焊盘280(亦在图13所示X-切割视图及图14的Y-切割视图中示出)可用作TFT410A的漏极构件，而通孔214(参见图13)可用作TFT 410A的源极构件。亦应理解，设置于通孔214上方的金属线235(参见图13)亦可用作源极构件的一部分，但为简要起见，在图16中省略金属线235。
图17示出半导体装置100的另一替代实施例的X-切割剖视侧视图。在此替代实施例中示出的半导体装置100实质上类似于图12至图13中示出的实施例，且同样地，出于一致性及清晰的原因，类似的构件在图12至13及图17中被标记为相同。一个区别是导电焊盘280的尺寸已减小至更小。举例而言，尽管在图12至图13所示实施例中，导电焊盘280及281可具有稍微类似的侧向尺寸(例如，彼此相差10％)，但导电焊盘280A现在具有的侧向尺寸630显著小于图17所示实施例中的导电焊盘281的侧向尺寸631，其中侧向尺寸630及631各自是在X方向上量测。在一些实施例中，侧向尺寸630对侧向尺寸631的比率小于1且介于约0.5与约0.1之间的范围内。此种范围不是随机选择的，而是专门配置来对TFT 410A的性能优化。举例而言，如以下将更详细论述，随着尺寸630缩小，对微型目标610的漏极电流灵敏度得以提升。然而，若尺寸630缩小太多，则导电焊盘280A可能无法充分地用作TFT 410A的漏极。将以上尺寸之间的比率630：631优化，使得TFT 410A的漏极电流对微型目标610的存在高度敏感，而不损害用作TFT 410A的漏极构件的导电焊盘280A的功效。
阐述导电焊盘280A的减小的侧向尺寸630的另一种方式是导电焊盘280A的上表面与金属化合物层330B的一部分(但不是全部)直接接触。此乃因被调整尺寸的导电焊盘280A在X方向上小于金属化合物层330B的底表面，且因此被调整尺寸的导电焊盘280A不与金属化合物层330B的整个底表面实体接触。相反，导电焊盘281可在X方向上大于金属化合物层330C的底表面且可与金属化合物层330C的整个底表面实体接触。
导电焊盘280A缩小的一个原因是为了提升半导体装置的漏极电流灵敏度(或讯杂比)。为了例示此概念，现在参照图18A及图18B，图18A示出根据图12至图13所示实施例的TFT 410A的三维立体图，图18B示出根据图17所示实施例的TFT 410A的三维立体图。换言之，图18A对应于导电焊盘280的尺寸尚未被减小的实施例，但图18B对应于导电焊盘280A的尺寸已被减小的实施例。TFT 410A的栅极、源极及漏极的大致位置在图18A及图18B中标出，以有利于随后的论述。应注意，图18A及图18B中的TFT 410A的漏极分别对应于导电焊盘280及导电焊盘280A。
TFT 410A的漏极电流在视觉上如图18A至图18B中的箭头示出且自漏极流向源极。由于在图18A所示实施例中导电焊盘280较大(在X方向上)，因此漏极电流横跨相对宽的范围，此在本文中在图18A中由自漏极向上指向栅极的两个垂直箭头表示。如上所述，开口460在X方向上定位于TFT 410A的「右侧」(参见图17)，且待传感的微型目标610附着至传感膜530的定位于TFT 410A的「右侧」的一些部分。如此一来，漏极电流(或其路径)越靠近开口460，对微型目标610的存在越敏感。然而，由于图18A所示实施例中的漏极电流实质上散布在整个漏极上，因此大部分漏极电流对微型目标610并不像它本来可能的那样敏感。换言之，微型目标610的传感由漏极电流的最右侧部分(例如，由右侧上的垂直箭头表示)支配，但漏极电流的最左侧部分(例如，由左侧上的垂直箭头表示)对微型目标610的传感没有太大贡献。然而，漏极电流的最右侧部分仅为总漏极电流的一小部分，且因此图18A所示实施例的TFT 410A的灵敏度并没有它本来可能的那样高。
相比之下，在图18B所示实施例中，漏极(例如，导电焊盘280A)的尺寸已减小。如此一来，漏极电流横跨相对窄的范围，此由图18B中自漏极向上指向栅极的单个垂直箭头表示。尺寸被减小的漏极亦定位于TFT 410A的右侧(例如，靠近开口460)，且因此漏极电流主要沿着TFT 410A的右侧(靠近收集于开口460中的微型目标610)流动。因此，TFT 410A的灵敏度得以提升，此乃因在图18B所示实施例中很少漏极电流被「浪费」。
应理解，漏极的尺寸减小不需要应用于TFT 410B。此乃因TFT 410B用作电压参考晶体管，且TFT 410B的漏极电流的路径是否靠近微型目标610定位对微型目标610的实际传感或侦测几乎没有影响。因此，在实施例12至实施例13及实施例17中，导电焊盘281(用作TFT 410B的漏极)可具有实质上一致的尺寸。
与导电焊盘281相比，导电焊盘280A的尺寸减小是图17所示实施例的独特物理特性。换言之，除了提供以上参照图12至图13所示实施例论述的其他独特物理特性之外，图18所示实施例亦提供独特物理特性：微型目标传感晶体管(即，TFT 410A)的漏极小于电压参考晶体管(即，TFT 410B)的漏极。此种独特物理特性是做为独特制作工艺流程(例如，通过在形成其余的TFT构件之前形成较小的导电焊盘280A及较大的导电焊盘281)的固有结果而达成。
图19至图22示出半导体装置100的又一实施例。图19、图20、图21及图22在本文中被提供以分别示出半导体装置100的X-切割剖视侧视图、Y-切割剖视侧视图、平面图/俯视图及局部三维立体图。图19中所示的X-切割剖视侧视图与沿着图21所示平面图中的切割线A-A’截取的横截面对应。图20中所示的Y-切割剖视侧视图与沿着图21所示平面图中的切割线B-B’截取的横截面对应。应理解，图21所示平面图不是在最顶部(例如，在半导体装置100上方)截取，而是沿着跨越半导体装置100切割的切割线C-C’(参见图19)截取。如此做使得TFT 410A至410C的组件在俯视图中可见，包括沟道区(即，金属化合物层330B/330C/330D)、栅介电质(即，介电层360B/360C/360D)及栅电极(即，导电层390B/390C/390D)。否则，TFT410A至410C的该些组件将被传感膜530遮挡且在平面图/俯视图中并非直接可见。同样，出于一致性及清晰的原因，出现于图12至图13及图19至图22所示实施例中的类似构件将被标记为相同。
不同之处在于，TFT 410B在本文中被用作微型目标传感晶体管，且TFT 410A在本文中被用作电压参考晶体管中的一者。换言之，在微型化目标传感晶体管与电压参考晶体管之间不需要存在潜在的结构差异(除了以上论述的图18所示实施例)。通过向不同的TFT410A与410B施加不同的电压(或者对进行不同的偏置)，可对微型目标传感晶体管的角色与电压参考晶体管的角色进行切换。应注意，可通过设置于导电层390C(即，TFT 410B的栅电极)上方的通孔222及金属线241来电性存取TFT 410B。
另一区别在于图19至图22所示实施例具有电压参考晶体管对微型目标传感晶体管的2比1比率。换言之，尽管图12至图13所示实施例对于每一微型目标传感晶体管具有一个电压参考晶体管，但图19至图22所示实施例对于每一微型目标传感晶体管(例如，TFT410B)实施两个电压参考晶体管(例如，TFT 410A及TFT 410C)。亦实施多个开口460A及460B来收集含有微型目标610的流体样本600。举例而言，开口460A设置于TFT 410A(用作电压参考晶体管)与TFT 410B(用作微型目标传感晶体管)之间，且开口460B设置于TFT 410C(用作另一电压参考晶体管)与TFT 410B(再次用作微型目标传感晶体管)之间。通过对TFT 410A至410C进行不同的偏置，将开口460A中的微型目标610驱动至开口460A的「右侧」侧壁，且将开口460B中的微型目标610驱动至开口460B的「左侧」侧壁。以此种方式，将开口460A及460B二者中的微型目标610驱动为尽可能靠近微型目标传感晶体管(即，TFT 410B)，借此提高半导体装置100的灵敏度。
图19至图22所示实施例的另一特征在于TFT 410B的源极在图19所示X-切割剖视图中并非直接可见，但TFT 410B的源极在图20所示Y-切割剖视图以及图22所示三维立体图中可见。举例而言，设置于金属化合物层330C下方的金属线242及通孔223可用作TFT 410B的源极。TFT 410B的栅电极、沟道及漏极仍然分别由导电层390C、金属化合物层330C及导电焊盘281充当。应注意，为简要起见，在图22中省略栅介电质360C。
图23是示出根据本实用新型实施例的制作半导体装置的方法800的流程图。方法800包括在半导体衬底之上形成内连结构的步骤810。内连结构包括多个内连层，所述多个内连层含有相应的通孔及金属线。
方法800包括在内连结构中刻蚀出第一沟渠及第二沟渠的步骤820。
方法800包括在第一沟渠及第二沟渠中沈积金属化合物层的步骤830。在一些实施例中，沈积金属化合物层包括沈积氧化铟镓锌(IGZO)做为金属化合物层。
方法800包括在金属化合物层之上沈积介电层的步骤840。介电层局部填充第一沟渠及第二沟渠。在一些实施例中，沈积介电层包括沈积氧化铪做为介电层。
方法800包括在介电层之上沈积导电层的步骤850。在一些实施例中，沈积导电层包括沈积氮化钛(TiN)做为导电层。导电层完全填充第一沟渠及第二沟渠。第一薄膜晶体管(TFT)局部地由填充于第一沟渠的部分的导电层、部分的介电层及部分的金属化合物层形成。第二TFT局部地填充于第二沟渠的部分的导电层、部分的介电层及部分的金属化合物层形成。
方法800包括至少局部地穿过内连结构刻蚀出向下延伸的开口的步骤860。开口形成于第一TFT与第二TFT之间。
方法800包括在开口中沈积传感膜的步骤870。
在一些实施例中，半导体衬底是上面至少形成有第一非TFT及第二非TFT的块状硅圆片。在一些实施例中，形成内连结构包括在内连结构的第一内连层中形成第一子集的通孔及金属线以及第二子集的通孔及金属线。第一子集的通孔及金属线电性耦合至第一非TFT。第二子集的通孔及金属线电性耦合至第二非TFT。第一TFT至少部分通过第一子集的通孔及金属线电性耦合至第一非TFT。第二TFT至少部分通过第二子集的通孔及金属线电性耦合至第二非TFT。
应理解，方法800可包括在步骤810至步骤870之前、期间或之后实行的又一些步骤。举例而言，方法800可在沈积传感膜之前包括以下步骤：对开口进行重新成形，使得开口的每一侧表面包括第一段及位于第一段下方的第二段。在剖视侧视图中，第一段相较于第二段具有锥度更大的轮廓。做为另一实例，方法800可包括在开口中收集流体的步骤(其中流体含有微型目标)、以及将第一TFT及第二TFT电性偏置至不同电压的步骤(其中做为电性偏置的结果，微型目标被驱动远离第一TFT且被朝向第二TFT驱动)。为简要起见，本文中不详细论述其他附加步骤)。
图24示出根据本实用新型实施例的集成电路制作系统900。制作系统900包括由通讯网络918连接的多个实体902、904、906、908、910、912、914、916…、N。网络918可为单个网络或者可为各种不同的网络(例如内部网络及因特网)且可包括金属线(wire line)通讯沟道及无线通信沟道。
在实施例中，实体902表示用于制造协作的服务系统；实体904表示用户，例如对感兴趣产品进行监测的产品工程师；实体906表示工程师，例如控制工艺及相关配方的处理工程师，或者对处理工具的条件及设定进行监测或调谐的设备工程师；实体908表示用于IC测试及量测的计量工具；实体910表示半导体处理工具，例如用于实行光刻工艺以对静态随机存取存储器(SRAM)装置的栅极间隔件进行界定的极紫外(EUV)工具；实体912表示与处理工具910相关联的虚拟计量模块；实体914表示与处理工具910以及其他附加处理工具相关联的高级处理控制模块；且实体916表示与处理工具910相关联的取样模块。
每一实体可与其他实体进行交互且可向其他实体提供集成电路制作、处理控制及/或计算能力、及/或自其他实体接收此种能力。每一实体亦可包括用于实行计算及施行自动化的一或多个计算机系统。举例而言，实体914的高级处理控制模块可包括其中编码有软件指令的多个计算机硬件。计算机硬件可包括硬盘驱动器、快闪驱动器、光盘只读存储器(compact disk read-only memory，CD-ROM)、随机存取存储器(random access memory，RAM)、显示设备(例如监测器)、输入/输出装置(例如鼠标及键盘)。软件指令可以任何合适的程序化语言编写且可被设计成施行特定的任务。
集成电路制作系统900对用于集成电路(IC)制造的实体之间的交互、以及IC制造的高级处理控制进行赋能。在实施例中，高级处理控制包括根据计量结果对适用于相关圆片的一个处理工具的处理条件、设定及/或配方进行调整。
在另一实施例中，根据基于工艺品质及/或产品质量确定的最佳取样率而自经处理圆片的子集来量测计量结果。在又一实施例中，根据基于工艺品质及/或产品质量的各种特性确定的最佳取样场/点而自经处理圆片的子集的所选择场及点来量测计量结果。
由IC制作系统900提供的能力中的一者可对在例如设计、设计制造(engineering)及处理等领域中进行协作及信息存取、计量以及高级处理控制进行赋能。由IC制作系统900提供的另一能力可对设施之间的系统(例如计量工具与处理工具之间的系统)进行整合。此种整合使设施能够协调其活动。举例而言，对计量工具与处理工具进行整合可使制造信息能够更高效地结合至制作工艺或APC模块中，且可使得能够利用整合于相关联处理工具中的计量工具自在线或现场量测获得圆片资料。
本实用新型可提供优于传统装置的优点。然而，应理解，本文中未论述所有的优点，不同的实施例可提供不同的优点，且任何实施例均不需要特定的优点。一个优点是灵敏度的提升。
举例而言，本实用新型在开口的相对的侧上实施微型目标传感TFT及电压参考TFT，其中开口被配置成收集含有微型目标的流体样本。此种独特的结构设计使得微型目标能够在侧向方向上被驱动，使得微型目标被附着至传感膜的设置于开口内的一个侧。此侧靠近传感TFT，且因此，传感TFT能够更佳地侦测微型目标的存在。相比之下，传统装置的结构设计可能无法以使微型目标易于附着至传感膜的被定位成靠近传感晶体管的一部分的方式来驱动微型目标，此会导致较低的灵敏度或较低的讯杂比。
本实用新型的另一独特特征是用于收集微型目标的开口在顶部处较宽且在底部处较窄。此种轮廓使得含有微型目标的流体样本能够更容易地流入开口中，而不会在开口中陷获气泡。换言之，实质上整个开口可用于俘获微型目标，此再次转化为更大的讯杂比且提升微型目标侦测的效率。此外，在一些实施例中(参见图17)，传感晶体管的漏极的尺寸被减小，以迫使更多的漏极电流在传感晶体管的靠近开口的一部分中流动。由于漏极电流的靠近开口的所述部分支配着微型目标的侦测，因此传感晶体管的漏极的减小亦会提升装置的灵敏度。
另一优点是制作成本较低。举例而言，本实用新型使得能够在块状半导体圆片上制作晶体管，而传统装置通常需要绝缘体上硅(SOI)圆片。由于块状半导体圆片较SOI圆片便宜，因此本实用新型可降低制作成本。另外，尽管传统装置通常在前端处形成传感晶体管及电压参考晶体管，但本实用新型例如在内连结构的制作期间在后端处形成传感晶体管及电压参考晶体管。在后端(与前端相对)处形成该些晶体管亦与较低的成本及降低的复杂度相关。
其他优点可包括与现有制作工艺(包括2D平面装置、鳍式场效晶体管(FinFET)及全环绕栅极(GAA)工艺)的兼容性以及易于实施。
本实用新型的态样涉及一种半导体装置。半导体装置包括半导体衬底。内连结构设置于半导体衬底之上。内连结构包括多个内连层。第一薄膜晶体管(TFT)及第二TFT设置于半导体衬底之上。第一TFT及第二TFT各自垂直地延伸穿过多个内连层的至少一子集。开口形成于内连结构中。开口设置于第一TFT与第二TFT之间。传感膜设置于开口的底表面及侧表面之上。
在一些实施例中，所述开口的所述侧表面中的每一侧表面包括第一段及第二段；相较于所述第一段，所述第二段被设置成更靠近所述半导体衬底；以及相较于所述第二段，所述第一段更倾斜。在一些实施例中，所述传感膜的多个部分设置于所述内连结构的顶表面之上。在一些实施例中，所述传感膜包括多个层。在一些实施例中，所述第一薄膜晶体管及所述第二薄膜晶体管各自包括：金属化合物层，界定出沟渠，所述沟渠垂直地延伸穿过所述多个内连层的所述子集；介电层，设置于所述金属化合物层之上且局部填充由所述金属化合物层界定的所述沟渠进行；以及导电层，设置于所述介电层之上且完全填充由所述金属化合物层界定的所述沟渠。在一些实施例中，所述金属化合物层是所述第一薄膜晶体管或所述第二薄膜晶体管的栅电极的一部分且包含氧化铟镓锌(IGZO)；所述介电层是所述第一薄膜晶体管或所述第二薄膜晶体管的栅介电质的一部分且包含氧化铪；且所述导电层是所述第一薄膜晶体管或所述第二薄膜晶体管的沟道的一部分且包含氮化钛(TiN)。在一些实施例中，所述的半导体装置，还包括：第一非薄膜晶体管，设置于所述第一薄膜晶体管与所述半导体衬底之间，其中所述第一非薄膜晶体管通过所述内连结构的第一子集的多个通孔及多个金属线电性耦合至所述第一薄膜晶体管；以及第二非薄膜晶体管，设置于所述第二薄膜晶体管与所述半导体衬底之间，其中所述第二非薄膜晶体管通过所述内连结构的第二子集的多个通孔及多个金属线电性耦合至所述第二薄膜晶体管。在一些实施例中，所述第一薄膜晶体管的所述金属化合物层电性耦合至所述第一子集的所述多个通孔及所述多个金属线；所述第二薄膜晶体管的所述金属化合物层电性耦合至所述第二子集的所述多个通孔及所述多个金属线；所述第一薄膜晶体管的所述导电层电性耦合至所述内连结构的第三子集的多个通孔及多个金属线；且所述第二薄膜晶体管的所述导电层电性耦合至所述内连结构的第四子集的多个通孔及多个金属线。在一些实施例中，所述第一薄膜晶体管是电压参考装置；所述第二薄膜晶体管是电压传感装置；所述第一薄膜晶体管的沟道连接至第一导电焊盘；所述第二薄膜晶体管的沟道连接至第二导电焊盘；且在剖视侧视图中，所述第一导电焊盘宽于所述第二导电焊盘。在一些实施例中，所述开口被配置成收集含有预定微型目标的流体；且所述半导体装置被配置成侦测所述预定义微型目标的存在。在一些实施例中，所述预定义微型目标包括离子、核酸、极化分子、抗原、抗体、酶、细胞、蛋白质、病毒或细菌。
本实用新型的另一态样涉及一种半导体装置。半导体装置包括半导体衬底。第一晶体管及第二晶体管各自形成于半导体衬底之上。多层式内连结构形成于半导体衬底之上。第一晶体管及第二晶体管电性耦合至多层式内连结构的第一内连层。多层式内连结构包括局部地延伸穿过多层式内连结构但在到达第一内连层之前停止的开口。开口被配置成收集含有微型目标的流体。第三晶体管的多个部分及第四晶体管的多个部分各自垂直地延伸穿过多层式内连结构的位于第一内连层上方的内连层子集。第三晶体管及第四晶体管是与第一晶体管及第二晶体管不同类型的晶体管。第三晶体管及第四晶体管分别电性耦合至第一晶体管及第二晶体管。传感层形成于开口的侧表面及底表面上。传感层被配置成与流体的微型目标进行反应或键结。
在一些实施例中，所述第三晶体管及所述第四晶体管是薄膜晶体管；所述第一晶体管及所述第二晶体管是非薄膜晶体管；且所述微型目标包括离子、核酸、极化分子、抗原、抗体、酶、细胞、蛋白质、病毒或细菌。在一些实施例中，所述第三晶体管的所述多个部分及所述第四晶体管的所述多个部分各自包括：沟道层，界定沟渠，其中所述沟道层包含氧化铟镓锌(IGZO)；栅介电层，局部填充所述沟渠，其中所述栅介电层包含氧化铪；以及栅电极层，完全填充所述沟渠，其中所述栅电极层包含氮化钛。在一些实施例中，在剖视侧视图中，所述开口的顶部部分宽于所述开口的底部部分。
本实用新型的又一态样涉及一种半导体装置的制造方法。在半导体衬底之上形成内连结构。内连结构包括多个内连层，所述多个内连层含有相应的多个通孔及多个金属线。在内连结构中刻蚀出第一沟渠及第二沟渠。在第一沟渠及第二沟渠中沈积金属化合物层。在金属化合物层之上沈积介电层。介电层局部填充第一沟渠及第二沟渠。在介电层之上沈积导电层。导电层完全填充第一沟渠及第二沟渠。第一薄膜晶体管(TFT)局部地由填充于所述第一沟渠的部分的所述导电层、部分的所述介电层及部分的所述金属化合物形成。第二TFT局部地由填充于所述第二沟渠的部分的所述导电层的、部分的所述介电层及部分的所述金属化合物层形成。刻蚀出向下延伸的开口，所述开口至少局部地穿过内连结构。开口形成于第一TFT与第二TFT之间。在开口中沈积传感膜。
在一些实施例中，所述的半导体装置的制造方法，其中：所述沈积所述金属化合物层包括沈积氧化铟镓锌(IGZO)做为所述金属化合物层；所述沈积所述介电层包括沈积氧化铪做为所述介电层；以及所述沈积所述导电层包括沈积氮化钛(TiN)做为所述导电层。在一些实施例中，所述的半导体装置的制造方法，还包括：在所述开口中收集流体，其中所述流体含有微型目标；以及将所述第一薄膜晶体管及所述第二薄膜晶体管电性偏置至不同的电压，其中做为所述电性偏置的结果，所述微型目标被驱动远离所述第一薄膜晶体管且被驱动朝向所述第二薄膜晶体管。在一些实施例中，所述半导体衬底是块状硅圆片，所述块状硅圆片上至少形成有第一非薄膜晶体管及第二非薄膜晶体管；且所述形成所述内连结构包括在所述内连结构的第一内连层中形成第一子集的多个通孔及多个金属线以及第二子集的多个通孔及多个金属线，其中所述第一子集的多个通孔及多个金属线电性耦合至所述第一非薄膜晶体管，且其中所述第二子集的多个通孔及多个金属线电性耦合至所述第二非薄膜晶体管；且其中所述方法还包括：至少部分通过所述第一子集的多个通孔及多个金属线将所述第一薄膜晶体管电性耦合至所述第一非薄膜晶体管；以及至少部分通过所述第二子集的多个通孔及多个金属线将所述第二薄膜晶体管电性耦合至所述第二非薄膜晶体管。
以上概述了若干实施例的特征，以使熟习此项技术者可更佳地理解本实用新型的态样。熟习此项技术者应理解，他们可容易地使用本实用新型做为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的及/或达成与本文中所介绍的实施例相同的优点。熟习此项技术者亦应认识到，此种等效构造并不背离本实用新型的精神及范围，而且他们可在不背离本实用新型的精神及范围的条件下对其作出各种改变、取代及变更。

Claims (10)

1.一种半导体装置，其特征在于包括：
半导体衬底；
内连结构，设置于所述半导体衬底之上，其中所述内连结构包括多个内连层；
第一薄膜晶体管及第二薄膜晶体管，设置于所述半导体衬底之上，其中所述第一薄膜晶体管及所述第二薄膜晶体管各自垂直地延伸穿过所述多个内连层的至少一子集；
开口，位于所述内连结构中，其中所述开口设置于所述第一薄膜晶体管与所述第二薄膜晶体管之间；以及
传感膜，设置于所述开口的底表面及侧表面之上。
2.根据权利要求1所述的半导体装置，其特征在于，其中：
所述开口的所述侧表面中的每一侧表面包括第一段及第二段；
相较于所述第一段，所述第二段被设置成更靠近所述半导体衬底；以及
相较于所述第二段，所述第一段更倾斜。
3.根据权利要求1所述的半导体装置，其特征在于，其中所述传感膜的多个部分设置于所述内连结构的顶表面之上。
4.根据权利要求1所述的半导体装置，其特征在于，其中所述第一薄膜晶体管及所述第二薄膜晶体管各自包括：
金属化合物层，界定出沟渠，所述沟渠垂直地延伸穿过所述多个内连层的所述子集；
介电层，设置于所述金属化合物层之上且局部填充由所述金属化合物层界定的所述沟渠进行；以及
导电层，设置于所述介电层之上且完全填充由所述金属化合物层界定的所述沟渠。
5.根据权利要求4所述的半导体装置，其特征在于，还包括：
第一非薄膜晶体管，设置于所述第一薄膜晶体管与所述半导体衬底之间，其中所述第一非薄膜晶体管通过所述内连结构的第一子集的多个通孔及多个金属线电性耦合至所述第一薄膜晶体管；以及
第二非薄膜晶体管，设置于所述第二薄膜晶体管与所述半导体衬底之间，其中所述第二非薄膜晶体管通过所述内连结构的第二子集的多个通孔及多个金属线电性耦合至所述第二薄膜晶体管。
6.根据权利要求5所述的半导体装置，其特征在于，其中：
所述第一薄膜晶体管的所述金属化合物层电性耦合至所述第一子集的所述多个通孔及所述多个金属线；
所述第二薄膜晶体管的所述金属化合物层电性耦合至所述第二子集的所述多个通孔及所述多个金属线；
所述第一薄膜晶体管的所述导电层电性耦合至所述内连结构的第三子集的多个通孔及多个金属线；且
所述第二薄膜晶体管的所述导电层电性耦合至所述内连结构的第四子集的多个通孔及多个金属线。
7.根据权利要求1所述的半导体装置，其特征在于，其中：
所述第一薄膜晶体管是电压参考装置；
所述第二薄膜晶体管是电压传感装置；
所述第一薄膜晶体管的沟道连接至第一导电焊盘；
所述第二薄膜晶体管的沟道连接至第二导电焊盘；且
在剖视侧视图中，所述第一导电焊盘宽于所述第二导电焊盘。
8.根据权利要求1所述的半导体装置，其特征在于，其中：
所述开口被配置成收集含有预定微型目标的流体；且
所述半导体装置被配置成侦测所述预定微型目标的存在，其中所述预定微型目标包括离子、核酸、极化分子、抗原、抗体、酶、细胞、蛋白质、病毒或细菌。
9.一种半导体装置，其特征在于，包括：
半导体衬底；
第一晶体管及第二晶体管，各自形成于所述半导体衬底之上；
多层式内连结构，形成于所述半导体衬底之上，其中所述第一晶体管及所述第二晶体管电性耦合至所述多层式内连结构的第一内连层，其中所述多层式内连结构包括开口，所述开口局部地延伸穿过所述多层式内连结构但在到达所述第一内连层之前停止，且其中所述开口被配置成收集含有微型目标的流体；
第三晶体管的多个部分及第四晶体管的多个部分，各自垂直地延伸穿过所述多层式内连结构的位于所述第一内连层上方的内连层子集，其中所述第三晶体管及所述第四晶体管是与所述第一晶体管及所述第二晶体管不同类型的晶体管，且其中所述第三晶体管及所述第四晶体管分别电性耦合至所述第一晶体管及所述第二晶体管；以及
传感层，形成于所述开口的侧表面及底表面上，其中所述传感层被配置成与所述流体的所述微型目标进行反应或键结。
10.根据权利要求9所述的半导体装置，其特征在于，其中：
所述第三晶体管及所述第四晶体管是薄膜晶体管；
所述第一晶体管及所述第二晶体管是非薄膜晶体管；且
所述微型目标包括离子、核酸、极化分子、抗原、抗体、酶、细胞、蛋白质、病毒或细菌。
CN202321745763.XU 2022-07-29 2023-07-05 半导体装置 Active CN221041130U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/876,920 US20240038894A1 (en) 2022-07-29 2022-07-29 Thin-Film Transistors For Detecting Miniature Targets
US17/876,920 2022-07-29

Publications (1)

Publication Number Publication Date
CN221041130U true CN221041130U (zh) 2024-05-28

Family

ID=89664875

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202321745763.XU Active CN221041130U (zh) 2022-07-29 2023-07-05 半导体装置

Country Status (3)

Country Link
US (1) US20240038894A1 (zh)
CN (1) CN221041130U (zh)
TW (1) TW202406080A (zh)

Also Published As

Publication number Publication date
TW202406080A (zh) 2024-02-01
US20240038894A1 (en) 2024-02-01

Similar Documents

Publication Publication Date Title
US20210072181A1 (en) Biofet with increased sensing area
US10184912B2 (en) Backside sensing BioFET with enhanced performance
CN103091368B (zh) 兼容BioFET的CMOS
US9728621B1 (en) iFinFET
US9395326B2 (en) FET sensing cell and method of improving sensitivity of the same
CN102087999A (zh) 用于集成替换金属栅极结构的方法
CN104051512B (zh) 性能增强的背面感测生物场效应晶体管
US11378545B2 (en) Nanofluid sensor with real-time spatial sensing
KR102253277B1 (ko) 고속 애플리케이션을 위한 트랜지스터 레이아웃 및 크기 조정
CN104049021B (zh) 具有增大的感测面积的biofet
TW201834246A (zh) 包括採用雙電荷摻雜劑之源極／汲極的電晶體
CN103137657A (zh) 半导体集成器件及其形成方法
CN221041130U (zh) 半导体装置
US20230246083A1 (en) Protective liner for source/drain contact to prevent electrical bridging while minimizing resistance
US11749683B2 (en) Isolation structure for preventing unintentional merging of epitaxially grown source/drain
US10935516B2 (en) Ion-sensitive field-effect transistor formed with alternating dielectric stack to enhance sensitivity
US10903217B2 (en) Anti-fuse memory cell and a method for forming the anti-fuse memory cell
US11131647B2 (en) Ion-sensitive field-effect transistor with sawtooth well to enhance sensitivity
TW201828476A (zh) 包括利用接觸電阻減少層的源極／汲極區之穿隧電晶體
US10788446B1 (en) Ion-sensitive field-effect transistor with micro-pillar well to enhance sensitivity
US20240322040A1 (en) Threshold voltage tuning of nfet via implementation of an aluminum-free conductive layer

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant