TW201828476A - 包括利用接觸電阻減少層的源極／汲極區之穿隧電晶體 - Google Patents

包括利用接觸電阻減少層的源極／汲極區之穿隧電晶體 Download PDF

Info

Publication number
TW201828476A
TW201828476A TW106128625A TW106128625A TW201828476A TW 201828476 A TW201828476 A TW 201828476A TW 106128625 A TW106128625 A TW 106128625A TW 106128625 A TW106128625 A TW 106128625A TW 201828476 A TW201828476 A TW 201828476A
Authority
TW
Taiwan
Prior art keywords
semiconductor material
layer
region
type
source
Prior art date
Application number
TW106128625A
Other languages
English (en)
Inventor
艾恩 楊
安拿 莫希
葛蘭 葛雷斯
尤嘉 艾維可
Original Assignee
美商英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾股份有限公司 filed Critical 美商英特爾股份有限公司
Publication of TW201828476A publication Critical patent/TW201828476A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

揭露用以形成穿隧電晶體之技術，該穿隧電晶體包括利用接觸電阻減少層的源極和汲極(S/D)區。該接觸電阻減少層可被形成於該些S/D區的至少一者與其相應的接點之間以增進電晶體性能。此外，於某些情況下，材料帶隙工程可被用以提升穿隧電晶體裝置之能力，諸如隧道場效電晶體(TFET)及費米過濾器FET(FFFET)，用以抵抗從源極至汲極(通過該通道)和從源極至接地/基板之關狀態漏電流。此材料帶隙工程可藉由使用該些S/D區中之不同材料以結合材料為基的帶偏移組件來控制關狀態洩漏，用以延伸於其使用單組成材料組態所可達成之有限的能量帶偏移上。增加帶偏移可增加其載子所需克服以到達通道區的障壁，藉此減少關狀態洩漏。

Description

包括利用接觸電阻減少層的源極/汲極區之穿隧電晶體
本發明有關於包括利用接觸電阻減少層的源極/汲極區之穿隧電晶體。
半導體裝置為電子組件，其係利用半導體材料(諸如矽(Si)、鍺(Ge)、及砷化鎵(GaAs))之電子性質。場效電晶體(FET)為一種半導體裝置，其包括三個終端：閘極、源極、和汲極。FET係使用由閘極所施加的電場以控制通道之導電性，電荷載子(例如，電子或電洞)係通過該通道而從源極流至汲極。於其中電荷載子為電子之例子中，FET被稱為n通道裝置；而於其中電荷載子為電洞之例子中，FET被稱為p通道裝置。某些FET具有稱為本體或基板之第四終端，其可被用以偏壓該電晶體。此外，金氧半導體FET(MOSFET)包括介於閘極與通道之間的閘極電介質層。MOSFET亦可被已知(更一般地) 為金屬絕緣體半導體FET(MISFET)或絕緣閘極FET(IGFET)。互補式MOS(CMOS)結構係使用p通道MOSFET(p-MOS)及n通道MOSFET(n-MOS)之組合以實施邏輯閘和其他數位電路。
FinFET為建立於半導體材料之細帶周圍的MOSFET電晶體(通常稱為鰭)。FinFET裝置之導電通道係駐存在鄰近閘極電介質之鰭的外部分上。明確地，電流係沿著鰭之兩側壁(垂直於基板表面之側)/於鰭之兩側壁內以及沿著鰭之頂部(平行於基板表面之側)運行。因為此類組態之導電通道基本上沿著鰭之三個不同的外、平坦區駐存，所以此一FinFET設計有時被稱為三閘極電晶體。其他類型的FinFET組態亦為可得的，諸如所謂的雙閘極FinFET，其中導電通道主要地僅沿著鰭之兩側壁(而非沿著鰭之頂部)駐存。奈米線電晶體(有時稱為環繞式閘極(GAA)或奈米帶電晶體)被類似地組態成以鰭為基的電晶體，但取代其中閘極位於三個部分上(而因此，有三個有效閘極)之鰭式通道區，一或更多奈米線被用於通道區且閘極材料通常圍繞各奈米線。
200‧‧‧基板
202‧‧‧鰭
203、204‧‧‧部分
206‧‧‧通道區
208‧‧‧奈米線通道區
210‧‧‧硬遮罩
215‧‧‧溝槽
220‧‧‧淺溝槽隔離(STI)層
230‧‧‧垂直隔離結構
242‧‧‧虛擬閘極電介質
244‧‧‧虛擬閘極電極
250‧‧‧側壁間隔物
261、261’‧‧‧源極區
262、262’‧‧‧源極區第一層
264、264’‧‧‧源極區第二層
265、265’‧‧‧汲極區
266‧‧‧接觸電阻減少層
270‧‧‧層間電介質(ILD)層
282‧‧‧閘極電介質層
284‧‧‧閘極
290‧‧‧S/D接點
400‧‧‧關狀態
401‧‧‧開狀態
406‧‧‧通道區
461‧‧‧源極區
462‧‧‧源極區第一層
464‧‧‧源極區第二層
465‧‧‧汲極區
466‧‧‧接觸電阻減少層
490‧‧‧S/D接點
500‧‧‧關狀態
501‧‧‧開狀態
506‧‧‧通道區
561‧‧‧源極區
562‧‧‧源極區第一層
564‧‧‧源極區第二層
565‧‧‧汲極區
566‧‧‧接觸電阻減少層
590‧‧‧S/D接點
1000‧‧‧計算系統
1002‧‧‧主機板
1004‧‧‧處理器
1006‧‧‧通訊晶片
圖1闡明一種形成積體電路(IC)之方法，該積體電路(IC)包括利用接觸電阻減少層的源極/汲極(S/D)區之至少一穿隧電晶體，依據本發明之一些實施例。
圖2A-H闡明當執行圖1之方法時所形成的範例積體電 路結構，依據各個實施例。
圖2D’闡明圖2D之範例結構，包括垂直隔離結構，依據一實施例。
圖2H’闡明圖2H之範例結構，包括圖2D’之垂直隔離結構，依據一實施例。
圖3闡明沿著圖2H之IC結構的一鰭所取(明確地係沿著A-A平面所取)之範例橫斷面視圖，依據本發明之一些實施例。
圖3’闡明圖3之IC結構，包括陰影及圖案化以協助視覺化該材料和該些S/D區之摻雜方案，依據本發明之一些實施例。
圖4及5闡明範例p型及n型費米過濾器(Fermi filter)場效電晶體(FFFET)能帶圖，個別地，針對包括利用不同半導體材料之S/D區的FFFET裝置，依據某些實施例。
圖6闡明一種以積體電路結構及/或電晶體裝置所實施的計算系統，該些結構或裝置係使用文中所揭露之技術來形成，依據本發明之一些實施例。
本實施例之這些或其他特徵將藉由閱讀以下詳細描述(配合文中所述之圖形)而被更佳地瞭解。於圖形中，於各個圖形中所顯示之各相同或幾乎相同的組件可由類似的數字代表。為了簡潔之目的，並非每一組件可被標示於每一圖形中。再者，如所將理解者，圖形不一定依比例而繪製或用來限制所描述的實施例於所顯示的特定組態。例如，雖然某些圖形一般性地指示直線、直角、及平滑表 面，但本技術之實際實施方式可具有較不完美的直線及直角，且某些特徵可具有表面形貌或者另為製造程序之非平滑的、給定的真實世界限制。再者，圖形中之某些特徵可包括圖案化的或陰影的填充，其被主要地提供以協助視覺上區別該些不同特徵。簡言之，圖形僅被提供以顯示範例結構。
【發明內容】及【實施方式】
不同的電晶體類型係利用不同的源極/汲極(S/D)摻雜方案，如半導體技術領域中所已知者。例如，金氧半導體場效電晶體(MOSFET)可利用p-n-p或n-p-n之源極-通道-汲極區摻雜方案，其中「p」代表針對既定半導體材料之適當的p型摻雜而「n」代表針對既定半導體材料之適當的n型摻雜。因此，此類MOSFET係利用類似類型的摻雜於一此類裝置之該些S/D區的兩者中。然而，其他電晶體類型係利用其包括相對於該電晶體之汲極區具有不同類型摻雜的源極區之摻雜方案。例如，隧道場效電晶體(TFET)通常包括類似結構如MOSFET(因為TFET亦包括源極、通道、和汲極區)，除了其TFET可利用p-i-n或n-i-p之源極-通道-汲極區摻雜方案，其中i代表本質或額定未摻雜的半導體材料(例如，其中額定未摻雜包括少於每立方公分1E16、1E17、或1E18個原子的雜質摻雜物濃度)。因此，此類TFET係利用不同類型的摻雜於一此類裝置之該些S/D區中。此外，費米過濾器FET(FFFET)， 其亦被稱為隧道-源極MOSFET，通常包括類似結構如MOSFET(因為FFFET亦包括源極、通道、和汲極區)，除了其FFFET包括相反類型摻雜之雙層源極區，以致其FFFET可利用np-i-p(或np-n-p)或pn-i-n(或pn-p-n)之源極-通道-汲極區摻雜方案。針對其包括利用不同摻雜物類型之源極和汲極區(例如，相反於其通常僅包括相同摻雜物類型之MOSFET的S/D區)及/或利用穿隧機制的TFET、FFFET、及其他電晶體類型，可能希望從單一半導體材料設計改變其S/D材料組態以增進電晶體性能。此外，接觸電阻是源極接點和汲極接點位置上的問題，藉以此等位置可包括寄生外部電阻阻塞點，其係降低電晶體裝置性能。
因此，以及依據本發明之一或更多實施例，提供技術以形成包括利用接觸電阻減少層之S/D區的穿隧電晶體。於某些實施例中，接觸電阻減少層可被形成於源極區與其相應的接點及/或汲極區與其相應的接點之間，以致該接觸電阻減少層為介於該些S/D區的至少一者與其相應接點之間的中間層。於某些實施例中，接觸電阻減少層可包括半導體材料且亦包括相對於其相應S/D區(例如，相對於下方或者鄰近S/D半導體材料之摻雜物濃度)更高的摻雜物位準。於某些實施例中，接觸電阻減少層可包括(例如，任何適當的n型或p型摻雜物之)摻雜濃度，其為每立方公分至少1E17至1E21個原子(例如，每立方公分至少1E20個原子)大於下方S/D區之摻雜物濃度(為此其係提 供接觸電阻減少)、或某其他適當的相對量，如根據此說明書所將清楚明白者。
如根據本說明書可理解：TFET及FFFET為兩種類型的穿隧電晶體裝置，其具有比p-n-p及n-p-n MOSFET裝置更陡的導通電流(例如，相對於閘極電壓)，由於基礎切換機制為相對不同的。例如，此類MOSFET裝置通常係藉由調變在障壁上方之熱離子放射來切換，而TFET及FFFET裝置係藉由調變通過障壁之量子穿隧來切換。因此，於某些實施例中，經由材料帶隙工程，文中所述之技術係提升此類相對較陡的導通電流裝置(例如，TFET及FFFET)之能力以抵抗從源極至汲極(通過通道)及從源極至接地/基板的關狀態漏電流。材料帶隙工程可結合材料為基的帶偏移組件以控制關狀態洩漏。此一帶偏移可延伸於其使用單組成材料組態所可達成之有限的帶偏移上，因為以此類單組成材料組態，高於臨限摻雜濃度時，則針對固定尺寸之既定源極至汲極電壓沒有漏電流之額外減少。例如，於矽(Si)材料組態之情況下(例如，其中S/D區兩者均僅包括Si及適當的摻雜物)，藉由以矽鍺(SiGe)或鍺(Ge)取代該些S/D區之一中的Si材料，則導通帶之能量可被減少，藉此增加其電荷載子(例如，電子)必須克服以跨過至通道區的障壁高度(例如，於TFET及FFFET裝置中)。
如根據此說明書所將清楚明白者，該些技術可被實施於S/D區，包括IV族半導體材料、III-V族半導體材料、及/或任何其他適當的半導體材料。「IV族半導體材料」(或 「IV族材料」或通常「IV」)於此之使用包括至少一IV族元素(例如，矽、鍺、碳、錫)，諸如Si、Ge、SiGe，等等。「III-V族半導體材料」(或「III-V族材料」或通常「III-V」)於此之使用包括至少一III族元素(例如，鋁、鎵、銦)及至少一V族元素(例如，氮、磷、砷、銻)，諸如砷化鎵(GaAs)、砷化銦鎵(InGaAs)、磷化鎵(GaP)、銻化鎵(GaSb)、及磷化銦(InP)，等等。於某些實施例中，S/D區可利用不同材料以達成所欲的帶隙工程。於某些此類實施例中，帶隙材料工程可被履行於該些裝置之僅源極側。無論如何，於某些實施例中，S/D區可包括彼此間不同的材料，其中源極區將包括其不同於汲極區中所包括之材料的材料。注意：針對電晶體之S/D區的文中所述之材料中的差異係參考S/D區中所包括之塊狀半導體材料而非針對其加至塊狀半導體材料之雜質摻雜物。例如，包括p-i-n或n-i-p摻雜方案之TFET裝置包括介於源極和汲極區之間的不同雜質摻雜物類型(例如，一者為n型摻雜的而另一者為p型摻雜的)；然而，於此一TFET裝置中之S/D區的塊狀半導體材料是相同的。例如，TFET裝置可使用S/D區之兩者中的Si之塊狀半導體材料來形成，其中該些S/D區之一被摻雜以適當的n型摻雜物(例如，磷)而另一S/D區被摻雜以適當的p型摻雜物(例如，硼)。
為了協助闡明文中所述之技術的優點，於一範例FFFET裝置中，源極至汲極材料和摻雜方案可包括n型摻 雜的Si接著p型摻雜的SiGe於源極區中、本質Si於通道區中、及p型摻雜的Si於汲極區中，依據利用p型FFFET裝置之一實施例。於此一範例實施例中，可根據本說明書瞭解：藉由利用p型摻雜的SiGe於此一異質接面源極堆疊，相對於p型摻雜的Si(其中將為同質接面源極堆疊)，該p型摻雜的源極堆疊層之價帶邊緣(Ev)是相對較高的，藉此增加帶偏移以協助減少關狀態洩漏。於另一範例FFFET裝置中，明確地針對利用n型FFFET裝置之實施例，源極至汲極材料和摻雜方案可包括p型摻雜的GaAs接著n型摻雜的InGaAs於源極區中、本質GaAs於通道區中、及n型摻雜的GaAs於汲極區中，舉例而言。於此一範例實施例中，可根據本說明書瞭解：藉由利用n型摻雜的InGaAs於此一異質接面源極堆疊，相對於n型摻雜的GaAs(其中將為同質接面源極堆疊)，該n型摻雜的源極層之導通帶邊緣(Ec)是相對較低的，藉此增加帶偏移以協助減少關狀態洩漏。各種材料及摻雜方案組態將根據此說明書而清楚明白。
因此，於某些實施例中，接觸電阻減少層(文中亦稱為蓋層及中間層)可被用以有助於其包括利用不同/相異半導體材料的S/D區之穿隧電晶體裝置。然而，於某些實施例中，使用文中所述之技術所形成的穿隧電晶體無須包括相異的半導體材料於S/D區之間(亦即，S/D區包括類似或相同的半導體材料)。例如，於TFET裝置之情況下，接觸電阻減少層可被用以助於該些S/D區之至少一者，其 中S/D區兩者均包括相同的半導體材料但被摻雜以相反的方式(例如，該些S/D區之一為n型摻雜的而另一為p型摻雜的)，依據某些實施例。再者，於FFFET裝置之情況下，接觸電阻減少層可被用以助於該些S/D區之至少一者，其中S/D區兩者均包括相同的半導體材料但摻雜方案包括pn-i-n(或pn-p-n)或np-i-p(或np-n-p)，由於那些裝置中之源極區的雙層結構，依據某些實施例。於此類實施例中，可根據本說明書瞭解：源極區將包括同質接面組態，相對於異質接面組態。因此，如文中所述之S/D接觸電阻減少層可有助於多數電晶體裝置，如根據此說明書所將清楚明白者。
文中所提供的技術及結構之使用可為使用以下工具可檢測的，諸如：電子顯微鏡，包括掃描/傳輸電子顯微鏡(SEM/TEM)、掃描傳輸電子顯微鏡(STEM)、奈米光束電子繞射(NBD或NBED)、及反射電子顯微鏡(REM)；組成映射；x射線結晶或繞射(XRD)；能量色散x射線光譜儀(EDS)；二次離子質譜法(SIMS)；飛行時間SIMS(ToF-SIMS)；原子探針成像或斷層掃描；局部電極原子探針(LEAP)技術；3D斷層掃描；或高解析度物理或化學分析，僅舉出一些適當的範例分析工具。特別地，於某些實施例中，此類工具可指示一包括穿隧電晶體之積體電路(IC)，該穿隧電晶體包括利用接觸電阻減少層之至少一S/D區，如文中各處所述者。例如，於某些此類實施例中，接觸電阻減少層可包括具有相對於 其下方S/D區半導體材料更高的摻雜物濃度之半導體材料。再者，於某些實施例中，S/D區可利用不同的半導體材料。例如，於TFET裝置之情況下，p/n型摻雜的源極區可包括第一半導體材料(例如，Si或GaAs)而n/p型摻雜的汲極區可包括不同於該第一的第二半導體材料(例如，SiGe或InGaAs)。再者，於某些實施例中，源極區可包括雙層結構，其包括第一層和第二層，其中該些層之一為p型摻雜的而另一為n型摻雜的。於某些此類實施例中，第一和第二層可包括不同的半導體材料。於任何此類實施例中，如文中所述之材料工程(包括使用相異的半導體材料於源極和汲極區之間)可利用可獲得的不同帶隙及帶偏移以減少其利用量子穿隧及/或帶至帶穿隧(BTBT)的電晶體裝置諸如TFET及FFFET，舉例而言之關狀態的漏電流。因此，該些技術可透過橫斷面及材料/化學分析而被檢測。於某些實施例中，文中所述之該些技術及結構可根據從其取得的利益而被檢測，諸如歐姆接觸電阻減少(其可被獲得於S/D接觸位置上)及/或相對減少的關狀態洩漏(其可使用相對不同的半導體材料於S/D區中而被獲得)。各種組態及變異將根據此說明書而清楚明白。
架構及方法
圖1闡明一種形成積體電路(IC)之方法100，該積體電路(IC)包括利用接觸電阻減少層的源極/汲極(S/D)區之至少一穿隧電晶體，依據本發明之一些實施例。於某 些實施例中，方法100亦可被用以形成該穿隧電晶體裝置為包括利用相對不同的半導體材料之S/D區，以致其該源極區包括第一半導體材料而該汲極區包括不同於該第一半導體材料之第二半導體材料，舉例而言。單一電晶體之S/D區中包括不同的材料係提供利益(如根據本說明書可理解者)，諸如減少以源極至汲極洩漏(通過通道)及源極至接地/基板洩漏之形式的關狀態洩漏；然而，本發明不應被如此限制。圖2A-I闡明當執行圖1之方法100時所形成的範例積體電路結構，依據本發明之一些實施例。圖1之方法100包括主要垂直流程，其係闡明閘極最後電晶體製造程序流程，依據某些實施例。然而，於其他實施例中，閘極最先程序流程可被使用，如將被描述於文中者(且其被闡明以圖1中之替換閘極最先流程100’指示器)。圖2A-H之結構被主要地以形成具有鰭式組態(例如，FinFET或三閘極)之費米過濾器場效電晶體(FFFET)的背景下描繪及描述於文中，以利簡化說明及描述。然而，該些技術可被用以形成任何適當類型及任何適當幾何或組態的電晶體，如根據本說明書可理解者。例如，圖2G闡明一範例積體電路結構，其包括具有奈米線組態之電晶體，如以下將被更詳細地描述者。此外，針對用以形成隧道FET(TFET)裝置之技術的變異被描述於文中且主要係有關於S/D處理(方法100之方盒114)。
因此，文中所述之技術可有助於各種不同的電晶體類型，諸如多數場效電晶體(FET)(例如，TFET、 FFFET)、以及藉由調變通過障壁之量子穿隧而操作的任何其他電晶體，舉例而言。其他適當的電晶體類型可受益自文中所述之技術，其中不同的材料被形成於源極和汲極區中。再者，可受益自文中所述之技術的各種範例電晶體組態包括(但不限定於)平面、鰭式(例如，FinFET、三閘極、雙閘極)、及奈米線(或奈米帶或環繞式閘極)。又再者，該些技術可被用以有益於p型裝置(例如，p型FFFET和p型TFET)及/或n型裝置(例如，n型FFFET和n型TFET)。另再者，該些技術可被用以形成互補式MOS(CMOS)裝置/電路，其中所包括的p型和n型電晶體之任一者或兩者係使用文中所述之技術來形成，以致其所包括的p型和n型電晶體之任一者或兩者係包括具有相異材料之S/D區。其他的範例電晶體裝置可包括少數至單一電子量子電晶體裝置，且裝置可利用其為三維晶體以及二維晶體或奈米管之半導體材料，舉例而言。於某些實施例中，該些技術可被用以有益於各種尺度之裝置，諸如具有微米(微米)範圍及/或奈米(nm)範圍之關鍵尺寸的IC裝置(例如，形成於22、14、10、7、5、或3nm程序節點上，或超過)。
圖1之方法100包括圖案化102基板200上之硬遮罩210以形成圖2A中所示之範例所得結構，依據一實施例。硬遮罩210可使用任何適當的技術而被形成或沈積於基板200上，如根據此說明書所將清楚明白者。例如，硬遮罩210可被總體沈積或者生長於基板200上，使用化學氣相沈積 (CVD)、原子層沈積(ALD)、物理氣相沈積(PVD)、旋塗式處理及/或任何其他適當的程序以形成硬遮罩210於基板200上。於某些例子中，基板200之頂部表面(於其上將沈積硬遮罩210)可被處置(例如，化學處置、熱處置，等等)在硬遮罩210材料之沈積以前。硬遮罩210可使用任何適當的技術而被圖案化102，諸如一或更多微影及蝕刻程序，舉例而言。硬遮罩210可包括任何適當的材料，諸如各種氧化物或氮化物材料，舉例而言。特定的氧化物及氮化物材料可包括氧化矽、氧化鈦、氧化鉿、氧化鋁、氮化矽、或氮化鈦，僅舉出一些例子。於某些情況下，硬遮罩210材料可根據基板200之材料而被選擇，舉例而言。
基板200(於某些實施例中)可包括：塊狀基板，其包括IV族半導體材料，諸如矽(Si)、鍺(Ge)、或矽鍺(SiGe)；及/或至少一III-V族半導體材料及/或任何其他適當材料，如根據本說明書所將清楚明白者；絕緣體上X(XOI)結構，其中X為該些前述材料之一(例如，IV族及/或III-V族半導體材料)而絕緣體材料為氧化物材料或電介質材料或某其他電絕緣材料；或某其他適當的多層結構，其中頂部層包括該些前述材料之一(例如，IV族及/或III-V族材料)。記得：「IV族半導體材料」(或「IV族材料」或通常「IV」)於此之使用包括至少一IV族元素(例如，矽、鍺、碳、錫)，諸如Si、Ge、SiGe，等等。同時記得：「III-V族半導體材料」(或「III-V族材料」 或通常「III-V」)於此之使用包括至少一III族元素(例如，鋁、鎵、銦)及至少一V族元素(例如，氮、磷、砷、銻)，諸如砷化鎵(GaAs)、砷化銦鎵(InGaAs)、磷化鎵(GaP)、銻化鎵(GaSb)、及磷化銦(InP)，等等。注意：III族亦可被已知為硼族或IUPAC族13，IV族亦可被已知為碳族或IUPAC族14，而V族亦可被已知為氮家族或IUPAC族15，舉例而言。
於某些實施例中，基板200基板110可包括由{001}、{011}、或{111}之米勒指數平面所描述的結晶定向，如根據此說明書所將清楚明白者。雖然基板200(於此範例實施例中)被顯示為具有類似於其他層之厚度(在Z軸方向上之尺寸)以利說明；但於某些例子中，基板200可較其他層更厚得多，諸如具有50至950微米之範圍中的厚度，例如，或者如根據此說明書所將清楚明白的任何其他適當厚度。於某些實施例中，基板200可被用於一或更多其他IC裝置，諸如各種二極體(例如，發光二極體(LED)或雷射二極體)、各種電晶體(例如，MOSFET或TFET)、各種電容(例如，MOSCAP)、各種微電機系統(MEMS)、各種奈米電機系統(NEMS)、各種射頻(RF)裝置、各種感應器、或任何其他適當的半導體或IC裝置，根據終端使用或目標應用。因此，於某些實施例中，文中所述之結構可被包括於系統單晶片(SoC)應用中，如根據此說明書所將清楚明白者。
圖1之方法100繼續履行104淺溝槽凹陷(STR)蝕刻 以從基板200形成鰭202，藉此形成圖2B中所示之所得範例結構，依據一實施例。用以形成溝槽215及鰭202之STR蝕刻104可包括任何適當的技術，諸如各種遮蔽程序和濕式及/或乾式蝕刻程序，舉例而言。於某些情況下，STR蝕刻104可被履行在原位(in-situ)/無空斷；而於其他情況下，STR蝕刻104可被履行在域外，舉例而言。溝槽215可被形成以不同的寬度(於X軸方向上之尺寸)及深度(於Z軸方向上之尺寸)，如根據本說明書可理解者。例如，多數硬遮罩圖案化102及STR蝕刻104程序可被履行以獲得不同的深度於鰭202之間的溝槽215中。鰭202可被形成以具有不同的寬度Fw(於X軸方向上之尺寸)及高度Fh(於Z軸方向上之尺寸)。例如，於高寬比設陷(ART)集成方案中，鰭可被形成以具有特定的高度與寬度比以致當其稍後被移除或凹陷時，所形成之所得溝槽係容許替換材料中之缺陷被沈積以終結於側表面上(隨著材料垂直地生長)，諸如非晶/電介質側壁，其中該些側壁相對於生長區域之大小是夠高的以便抑制大部分(假如非全部)缺陷，假如此一ART方案被使用的話。
於某些實施例中，鰭寬度Fw可於5-400nm之範圍中，例如，或者任何其他適當值，如根據此說明書所將清楚明白者。於某些實施例中，鰭高度Fh可於10-800nm之範圍中，例如，或者任何其他適當值，如根據此說明書所將清楚明白者。於利用高寬比設陷(ART)方案之實施例中，鰭可被形成以具有特定的高度與寬度比以致當其稍後被凹 陷及/或移除時，所形成之所得鰭溝槽係容許替換材料中之缺陷被沈積以終結於側表面上(隨著材料垂直地生長)，諸如非晶/電介質側壁，其中該些側壁相對於生長區域之大小是夠高的以便抑制大部分(假如非全部)缺陷。於此一範例情況中，鰭之高度與寬度比(Fh：Fw)可大於1，諸如大於1.5、2、2.5、3、3.5、4、4.5、5、6、7、8、9、或10，或任何其他適當的臨限值比，如根據此說明書所將清楚明白者。注意：溝槽215及鰭202被各顯示為具有相同的寬度及深度/高度於此範例結構中以利說明；然而，本發明不應被如此限制。例如，於某些實施例中，鰭202可被形成以具有不同的高度Fh及/或不同的寬度Fw。再者，注意其雖然四個鰭202被顯示於圖2B之範例結構中，但任何數目的鰭均可被形成，諸如一、二、十、數百、數千、數百萬，等等，如根據本說明書可理解者。
圖1之方法100繼續沈積106淺溝槽隔離(STI)層220及平坦化以形成圖2C中所示之所得範例結構，依據一實施例。於某些實施例中，STI層220之沈積106可包括文中所述之任何沈積程序(例如，CVD、ALD、PVD)、或任何其他適當的沈積程序。STI層220之材料可包括任何適當的絕緣材料，諸如一或更多電介質、氧化物(例如，二氧化矽)、或氮化物(例如，氮化矽)材料。於某些實施例中，STI層220之材料可根據基板200之材料而被選擇。例如，於Si基板之情況下，STI材料可為二氧化矽或氮化矽，僅提供一範例。
圖1之方法100繼續凹陷108 STI材料220以致使鰭202之至少一部分204從STI平面滲出，藉此形成圖2D中所示之所得範例結構，依據一實施例。如圖2D中所示，其滲出STI層220之頂部平面上方的鰭202之部分204(指示為204)具有被指示為Fah之主動鰭高度，其可於10-750nm的範圍中，例如，或任何其他適當值，如根據此說明書所將清楚明白者。亦如圖所示，低於STI層220之頂部表面的鰭202之部分203為子鰭部分(指示為203)。注意：於此範例實施例中，鰭202(包括部分203及204)對於基板200是天然的。換言之，鰭202被形成自基板200於此範例實施例中並包括相同的材料於圖2D之結構中，以致鰭202(包括部分203及204)與基板200為一同質結構。然而，於其他實施例中，鰭202之部分或全部可被移除並替換以替換鰭，舉例而言。於某些此類實施例中，該處理可從圖2C之結構繼續並包括蝕刻鰭202(例如，使用任何適當的濕式及/或乾式蝕刻程序)以形成鰭溝槽於STI層220之間，其中該蝕刻係完全地或部分地移除鰭202(例如，一直到/超過STI層220之底部平面或者不，個別地)。於此一實施例中，鰭溝槽可被用於替換材料之沈積，且持續凹陷程序108將導致圖2D之鰭成為替換鰭(其可包括與基板200中所包括者不同的材料)。於某些此類實施例中，替代材料可包括IV族半導體材料及/或III-V族半導體材料、及/或任何其他適當的材料，如根據此說明書所將清楚明白者。例如，包括SiGe之替代鰭可藉由移除天然Si鰭而被形成於此 處理期間並以SiGe材料替代它們，僅提供一範例。注意：於其中該些鰭被移除並替代(而因此，並非天然鰭)之一些此類實施例中，ART處理方案可被利用，其中該些鰭溝槽具有高的高寬比(例如，大於1、1.5、2、3、4、5、或更高值之高度：寬度比)。此一ART處理方案可被利用，例如，以抑制位錯，藉此防止位錯到達外延膜表面而顯著地減少溝槽內之表面位錯密度。
無論主動鰭部分204對於基板200是否為天然的，圖1之方法100可選擇性地繼續形成110垂直隔離結構230，如圖2D’中所示，依據一實施例。如根據本說明書可理解：圖2D’闡明圖2D之範例結構，包括垂直隔離結構230。因此，針對圖2D之範例結構的先前相關描述同等地可應用於圖2D’之範例結構。於某些實施例中，垂直隔離結構230可被形成以(例如)進一步隔離(或電絕緣)單鰭或鰭之群組。例如，於圖2D’之範例結構中，此類垂直隔離結構存在且可被包括以藉由確保個別S/D區保持分離來防止一電晶體裝置之最終S/D區短路另一(例如，相鄰)電晶體裝置之S/D。因此，此類垂直隔離結構230可使用任何適當的技術而被形成，以及(當存在時)結構230可包括任何適當的電絕緣材料，諸如電介質、氧化物、氮化物、及/或碳化物材料，舉例而言。注意：雖然垂直隔離結構230高(於Z軸方向上之尺寸)於鰭204，但本發明不應被如此限制。同時，因為垂直隔離結構230無須存在於某發明中，由於其為選擇性的，所以方法100將繼續使用IC結構來描 述而無垂直隔離結構230，為了便於說明。
記得：方法100被主要地描述於文中以閘極最後電晶體製造程序流之背景，其中該處理包括形成虛擬閘極堆疊、履行S/D處理、及接著形成最終閘極堆疊，在S/D區已被處理之後。然而，於其他實施例中，該些技術可使用閘極最先程序流而被履行。於此一範例情況中，程序112-形成虛擬閘極堆疊-將不被履行，而因此，程序112是選擇性的於某些實施例中(諸如那些利用閘極最先程序流者)。此被反應於圖1之程序流的右側上，其中履行116最終閘極堆疊處理116可被履行，在履行114該S/D處理之前，舉例而言。然而，方法100之描述將繼續使用閘極最後程序流，以容許此一流程(其可包括額外的程序)被充分地描述。
圖1之方法100繼續以形成112虛擬閘極堆疊，包括虛擬閘極電介質242及虛擬閘極電極244，藉此形成圖2E之範例所得結構，依據一實施例。如上所述，程序112是選擇性的，因為其無須被履行於所有實施例中(諸如那些利用閘極最先程序流者)。於此範例實施例中，虛擬閘極電介質242(例如，虛擬氧化物材料)及虛擬閘極或虛擬閘極電極244(例如，虛擬多晶矽材料)可被用於替換閘極程序。注意：於虛擬閘極堆疊之任一側上的側壁間隔物250，通常稱為閘極間隔物(或簡稱為間隔物)，亦被形成，且此類間隔物250可協助判定通道長度並可協助替換閘極程序，舉例而言。如根據本說明書可理解：虛擬閘極 堆疊(及間隔物250)可協助界定各鰭之通道區及源極/汲極(S/D)區，其中通道區係低於虛擬閘極堆疊(因為其將被設置低於最終閘極堆疊)，而S/D區係位於虛擬閘極堆疊之任一側上。注意：因為IC結構被描述以形成鰭式電晶體之背景，所以最終閘極堆疊亦將相鄰於該鰭之任一側，由於閘極堆疊將沿著鰭式通道區之三個壁而駐存，於某些實施例中。虛擬閘極堆疊之形成可包括沈積虛擬閘極電介質材料242和虛擬閘極電極材料244、圖案化虛擬閘極堆疊、沈積閘極間隔物材料250、及履行間隔物蝕刻以形成圖2E中所示之結構，舉例而言。間隔物250可包括任何適當的材料，諸如任何適當的電絕緣、電介質、氧化物(例如，氧化矽)、及/或氮化物(例如，氮化矽)材料，如根據此說明書所將清楚明白者。注意：於某些實施例中，文中所述之技術無須包括形成虛擬閘極堆疊，以致其最終閘極堆疊可被形成於第一實例中。無論如何，終端結構將包括終端閘極堆疊，如根據此說明書所將清楚明白者。亦注意：於某些實施例中，硬遮罩(未顯示)可被形成於虛擬閘極堆疊之上(其亦可被形成於間隔物250之上)以保護虛擬閘極堆疊於後續處理期間，舉例而言。
圖1之方法100繼續履行114源極/汲極(S/D)處理以形成圖2F之範例所得結構，依據一實施例。如圖2F中所示，該結構包括源極區261，其各包括雙層堆疊結構，包括第一層262及第二層264。注意：雖然源極區第二層264可被形成在源極區第一層262前，於某些實施例中，該些 層264、262係由於通過源極區261之電流而被如此指稱(例如，電流可從源極接點流至源極區之第一層262並接著至源極區之第二層264)。於此範例實施例中，第二層264係低於第一層262，而因此，第一層262係高於第二層264；然而，本發明無須如此限制，除非另有聲明。例如，於某些實施例中，源極區261可為單層結構，諸如於形成TFET裝置之情況，以提供一範例。然而，繼續圖2F之範例實施例，於某些實施例中，源極區第二層264可位於源極區第一層262與通道區和基板200的至少一者之間，如根據本說明書可理解者。例如，第二層264之存在可協助防止從第一層262至通道區及/或基板200之洩漏，依據某些此類實施例。亦如圖2F中所示，該結構包括來自各相應源極區261之閘極堆疊的相反側上(而因此於通道區的相反側上)之汲極區265。因此，當討論文中之電晶體的S/D區時，為了便於描述，將假設其單一電晶體將使用單一鰭片結構來形成，以致一源極區261和其相應的汲極區265(例如，於Y軸方向上對準)將被視為該單一電晶體之S/D區。注意：S/D區之結構亦被顯示於圖3，其係闡明沿著圖2H之IC結構的一鰭所取得(及明確地係沿著A-A平面所取得)之範例橫斷面視圖，其將被更詳細地描述於下。因此，圖3之橫斷面視圖可協助闡明S/D區及電晶體結構(一般性地)，舉例而言。
S/D區(於某些實施例中)可使用任何適當技術而被形成，諸如遮蔽待處理之S/D區外部的區、從圖2E之結構 蝕刻該些鰭之部分(於此範例情況下，主動部分204被蝕刻並移除，僅留下次鰭部分203，如圖所示)、及形成/沈積/生長該些S/D區(例如，使用任何適當的技術，諸如CVD、ALD、PVD)，舉例而言。於某些實施例中，源極區261可與汲極區265被分離地處理，由於其可包括不同的材料及不同的摻雜類型，如根據本說明書可理解者。於某些此類實施例中，一組S/D區(源極區261或汲極區265之任一者)可被遮蔽掉，而處理係發生於另一組S/D區中，且接著該遮蔽與處理可被切換。然而，處理可同時地發生於兩組S/D區261及265，諸如同時地形成摻雜物於源極層264及汲極265中，由於此類特徵可包括相同的摻雜物類型，依據某些實施例。於某些實施例中，天然鰭204材料(亦即，對於基板200是天然的)可留存在該些S/D區之一者或兩者中，其中此天然材料可被摻雜以形成最後S/D區材料。因此，S/D區之材料可包括天然及/或替換材料，以致其可有或可沒有明顯的介面於次鰭部分203與S/D區(例如，層264及265)之間。於此範例實施例中，由於S/D區之材料為替換材料，所以有明顯的介面於特徵264與203之間以及於特徵265與203之間，如圖2F及3所示。注意：即使在其中對於基板200為天然的材料被使用於S/D區之實施例中，仍可有明顯的介面於該S/D區與次鰭203之間，由於其被引入該S/D區之雜質摻雜物，舉例而言。用以處理該些S/D區之多種不同技術將根據本說明書而清楚明白。
於某些實施例中，S/D區可包括任何適當材料，諸如 IV族半導體材料(例如，Si、SiGe、Ge)、III-V族半導體材料(例如，GaAs、InGaAs、InAs)、及/或任何其他適當半導體材料，且亦可包括任何適當的摻雜方案，如根據此說明書所將清楚明白者。當雜質摻雜物被包括於層/區/特徵之半導體材料中時，該些雜質摻雜物可將半導體材料轉換至外質半導體材料(相對於本質半導體材料)，如根據本說明書可理解者。此摻雜有意地將雜質引入半導體材料以(例如)調變半導體材料之電性質。因此，此雜質摻雜可被用以改變所包括的IV族及/或III-V族半導體材料之電性質，舉例而言。於某些實施例中，摻雜半導體材料可使用任何適當的技術而被獲得，諸如經由擴散、離子植入、以主要半導體材料沈積/生長摻雜物、及/或任何其他適當技術，如根據此說明書所將清楚明白者。於某些實施例中，摻雜物可被引入天然半導體材料(對於基板是天然的)及/或替換半導體材料(例如，其為外延地形成的)，舉例而言。再者，於其中植入被使用之實施例中，雜質摻雜物可被植入有或沒有預先非晶化處置，舉例而言。任何數目的摻雜程序可被履行如所欲以將適當的n型及/或p型摻雜物引入源極、汲極、及/或通道區之半導體材料，如根據此說明書所將清楚明白者。
然而，於某些實施例中，層/區/特徵(例如，於通道區中)之至少一者中所包括的半導體材料無法被有意地摻雜，以致其半導體材料為本質的或額定未摻雜的。此額定摻雜可能由於不欲的擴散而發生，舉例而言，而因此，參 考半導體材料或包括半導體材料之層/區/特徵的「額定未摻雜」之使用包括具有小於每立方公分(cm)1E15、1E16、1E17、或1E18個原子；或小於某其他適當臨限值量的雜質摻雜物，如根據此說明書所將清楚明白者。注意：當摻雜物存在電晶體裝置之任何層/區特徵的半導體材料中時，該些摻雜物可存在以任何適當的濃度，諸如以每立方公分(cm)1E15至5E22個原子之範圍中的濃度、或任何其他適當的濃度，如根據此說明書所將清楚明白者。相對高的摻雜物濃度(例如，大於1E19、1E20、或1E21)可被視為退化摻雜，其中該半導體材料開始作用更像導體(或實際上確實展現類似於導體之電性質)，如本技術中所已知者。針對IV族半導體材料(例如，Si、SiGe、Ge)之傳統摻雜物包括n型摻雜物(施體)之磷(P)及/或砷(As)和p型摻雜物(受體)之硼(B)，僅提供某些範例。此外，針對III-V族半導體材料(例如，GaAs、InGaAs、InAs)之傳統摻雜物包括n型摻雜物(施體)之Si和p型摻雜物之鈹(Be)、鋅(Zn)及/或鎂(Mg)，僅提供某些範例。
於其中該通道區之任一側上(例如，該閘極堆疊之任一側上)的相應S/D區將被用於FFFET裝置，源極區261可包括雙層結構，諸如圖2F及3中所示，其中該雙層源極區包括第一層262及第二層264。因此，於其中所形成的電晶體為FFFET裝置之實施例中，針對特徵262/262-206-265(雙層源極-通道-汲極)之摻雜方案可為np-i-p(或np-n- p)或pn-i-n(或pn-p-n)，其中「n」代表n型摻雜的半導體材料、「p」代表p型摻雜的半導體材料，及「i」代表本質或額定未摻雜的半導體材料，舉例而言。於某些此類實施例中，可瞭解：源極區第一層262可包括n型與p型摻雜物之一，而源極區第二層264包括相對於第一層262的n型與p型摻雜物之另一者。此外，於某些此類實施例中，汲極區265可包括如源極區第二層264之相同摻雜物類型，以致其兩者均包括n型或p型摻雜物，舉例而言。因此，於某些此類實施例中，汲極區265可包括相對於源極區第一層262的n型與p型摻雜物之另一者。同時注意：FFFET裝置或其可使用文中所述之技術而被形成的任何其他電晶體之通道區206可為本質的或額定未摻雜的(例如，具有每立方公分少於1E16、1E17、或1E18個原子之雜質摻雜物濃度)或者通道區206可被摻雜以適當的n型或p型摻雜物，如根據此說明書所將清楚明白者。
於其中該通道區之任一側上(例如，該閘極堆疊之任一側上)的相應S/D區將被用於TFET裝置，記得其源極無須具有雙層結構，以致其源極區261為僅一層，舉例而言。於某些此類實施例中，S/D區可包括相反類型的摻雜物於任一p-i-n(例如，針對p-TFET)或n-i-p(例如，針對n-TFET)之源極-通道-汲極方案中。於某些實施例中，其中該通道區之任一側上(例如，該閘極堆疊之任一側上)的相應S/D區將被用於MOSFET裝置，該些S/D區可各包括相同類型的摻雜物於任一p-n-p(例如，針對p-MOS) 或n-p-n(例如，針對n-MOS)之源極-通道-汲極摻雜方案中。例如，於某些此類實施例中，n-p-n及/或p-n-p MOSFET裝置可被包括以穿隧電晶體裝置(例如，FFFET及/或TFET)於相同的電路中(例如，用以形成CMOS裝置)。於某些實施例中，S/D區261與265之一或兩者可包括二或更多材料層之多層結構，例如，諸如源極區261包括雙層結構於圖2F及3之範例實施例中的情況。於某些實施例中，S/D區261與265之一或兩者可包括分級(例如，增加及/或減少)該些區之至少一部分中的一或更多材料之內容/濃度，其中所分級的材料可相關於所包括的半導體材料之濃度(例如，遍及SiGe材料之Ge的濃度)及/或所包括的摻雜物，舉例而言。因此，依據各個實施例，多數電晶體類型(及因此，S/D組態和摻雜方案)可被利用，如根據本說明書可理解者。再者，文中所述之IC結構的至少二層/區/特徵之組態及/或性質(例如，所包括的半導體材料、摻雜、帶隙性質、相對位置，等等)可被界定以任何適當的相對方式，如根據此說明書所將清楚明白者。
記得於某些實施例中，源極區261可包括相對於汲極區265之不同的半導體材料，諸如Si於該些區之一者中而SiGe或Ge於另一者中。例如，於圖2F及3之雙層源極區的情況下(例如，其可針對FFFET裝置而被形成)，該些層262與264之一者或兩者可包括相對於汲極區265中所包括之半導體材料的不同半導體材料，依據某些實施例。再 者，於某些實施例中，層262及264可包括相同的或不同的半導體材料(例如，兩者均包括Si或一者包括Si而另一者包括SiGe)。S/D區中之不同半導體材料的使用可容許帶隙工程以獲得所欲的功效，諸如增加帶偏移以減少電晶體關狀態下之漏電流，如將參考圖4及5而被更詳細地描述者。例如，於某些實施例中，半導體材料可根據相對帶隙、相對價帶邊緣(Ev)性質而被選擇；及/或根據相對導通帶邊緣(Ec)性質而被選擇。然而，於某些實施例中，源極區261及汲極區265可包括相同的半導體材料，以及於某些此類實施例中，僅有相同的半導體材料，舉例而言。例如，在相關於TFET裝置之某些此類實施例中，S/D區可包括相同的半導體材料(例如，Si)，但將為相反類型摻雜的(例如，其中源極區為n型摻雜的而汲極區為p型摻雜的，或其中源極區為p型摻雜的而汲極區為n型摻雜的)。再者，在相關於FFFET裝置之某些此類實施例中，S/D區可包括相同的半導體材料(例如，Si)，以致其雙層源極區包括同質接面組態(而非異質接面組態)，舉例而言。
於利用圖2F及3之雙層源極區261的實施例中，源極區第二層264可被視為過濾器元件，諸如於FFFET裝置中，其中該過濾器元件係相當薄的，具有5-50nm(例如，10-25nm)之範圍中的厚度(例如，Z軸方向上之尺寸及/或Y軸方向上介於262與206之間的尺寸)、或某其他適當的厚度，如根據此說明書所將清楚明白者。通常，S/D區之厚 度/高度(例如，Z軸方向上之尺寸)可為任何適當的厚度/高度，其可基於主動通道區高度，舉例而言。額外的材料及摻雜範例組態將參考圖3’、4、及5而被描述於文中。各種電晶體S/D組態及變異將根據此說明書而清楚明白。
於某些實施例中，接觸電阻減少層266可被形成於該些S/D區之一者或兩者上，其中該接觸電阻減少層266可於文中被稱為蓋層(由於其被形成於頂部上或者於相應的S/D區上方)或中間層(由於其被形成於至少一S/D區與其相應接點之間)，舉例而言。於某些實施例中，接觸電阻減少層266可被形成以協助歐姆接觸，藉由包括相對於下方(或者附近)S/D區之較高摻雜物位準/濃度以減少寄生外部電阻，舉例而言。於某些實施例中，接觸電阻減少層266可包括(例如，任何適當的n型或p型摻雜物之)摻雜濃度，其為每立方公分至少1E17至1E21個原子(例如，每立方公分至少1E20個原子)大於下方S/D區之摻雜物濃度(為此其係提供接觸電阻減少)、或某其他適當的相對量，如根據此說明書所將清楚明白者。於某些實施例中，接觸電阻減少層266可包括任何適當的材料，諸如IV族半導體材料及/或III-V族半導體材料、或任何其他適當的半導體材料，如根據此說明書所將清楚明白者。於某些實施例中，接觸電阻減少層266可包括多層結構，其包括至少兩材料層，舉例而言。於某些實施例中，接觸電阻減少層266中所包括之一或更多材料的濃度可被分級(例如，增加及/或減少)以任何適當的方式，舉例而言。於某些實 施例中，當接觸電阻減少層266存在時，其可包括退化摻雜的材料，諸如包括每立方公分至少1E19、1E20、5E20、1E21、5E21、或1E22個原子之n型及/或p型摻雜物濃度、或某其他適當的最小臨限值摻雜物濃度，以協助在該些S/D位置之一者或兩者上的歐姆接觸。
於某些實施例中，接觸電阻減少層266可包括相對於直接下方(或者附近)S/D材料/摻雜物之類似的半導體材料及/或摻雜物，舉例而言。例如，於圖2F所示之範例實施例中，其中源極區261包括雙層組態(其包括第一層262和第二層264)，形成於第一層262之上的接觸電阻減少層266可包括如第一層262之類似或相同的半導體材料，且亦可包括相對於第一層262中所包括者之相同類型的摻雜物(例如，n型或p型)，除了該個別蓋層266中之該摻雜物濃度將為相對較高的。更明確地，於一範例實施例中，假如第一層262將包括n型Si(例如，針對p型FFFET裝置)，則上覆接觸電阻減少層266亦可包括n型Si，具有相對於該n型Si第一層之更高位準的n型摻雜物(例如，每立方公分更多至少1E20個原子之n型摻雜物位準)，舉例而言。如根據本說明書可理解：使用文中所述之技術所形成的電晶體裝置之S/D區可包括相反類型的摻雜至少於S/D區之頂部部分中。例如，於某些實施例中，TFET裝置之S/D區被相反地摻雜，以致其一者為n型摻雜的而另一者為p型摻雜的。因此，於某些此類實施例中，假如接觸電阻減少層266被形成於S/D區之兩者上，則n型摻雜的S/D區之上的層 266之部分亦可被n型摻雜，而p型摻雜的S/D區之上的層266之部分亦可被p型摻雜以提供針對兩S/D區之接觸電阻減少。然而，於某些實施例中，接觸電阻減少層266無須包括如下方S/D半導體材料之相同的半導體材料，以致其經由不同半導體材料之材料工程可被利用，除了或者替代接觸電阻減少層266中之摻雜物濃度增加(相對於下方S/D半導體材料)。例如，於一範例實施例中，假如下方S/D半導體材料將為SiGe，則Si蓋層可被用於該S/D區以增進該位置上之接觸電阻，其中該Si蓋/接觸電阻減少層可或可不包括相對較高的摻雜物濃度。
於圖1之範例方法100中，方盒114包括利用接觸電阻減少層266於S/D處理期間，在程序流中之此點上，依據某些實施例。然而，於某些實施例中，接觸電阻減少層266(無論是針對源極區、汲極區、或兩S/D區所形成)可稍後被形成於程序流中，於S/D接點處理118期間，諸如形成接觸電阻減少層266(如文中所述)於S/D接觸溝槽之一者或兩者中，在形成S/D接點290(顯示於圖2H中)前，如根據本說明書可理解者。記得：接觸電阻減少層266無須存在於源極區261與其相應S/D接點290之間以及於汲極區265與其相應S/D接點290之間，於某些實施例中。例如，圖3’闡明變異，其中接觸電阻減少層266被形成僅於該些S/D區的一者與其相應接點之間，明確地，介於汲極區265’與其相應S/D接點290之間，如圖所示。亦記得：接觸電阻減少層266可被用以有益於穿隧裝置(例如，TFET、 FFFET)，其係利用介於個別S/D區之間的類似材料或介於個別S/D區之間的相異/不同材料，如根據本說明書可理解者。再者，記得於FFFET裝置之情況下，接觸電阻減少層266可有益於此類包括雙層源極區之FFFET裝置，無論該源極區係包括異質接面組態或同質接面組態，如根據本說明書亦可理解者。
注意：於某些實施例中，接觸電阻減少層266(當存在時)可為不同層(例如，如圖2F中所示)或者其可為其中一或更多材料或材料濃度係相對於S/D區之剩餘者而被分級(例如，增加及/或減少)的S/D區之一部分，舉例而言。例如，當履行S/D處理時，S/D形成程序之最後部分可包括以一種穩定或突然的方式增加摻雜濃度以形成接觸電阻減少層266，僅提供一範例。於另一範例中，額外摻雜物可被引入S/D區之頂部(或其將被形成為最接近該相應S/D接點之部分)，相對於該S/D區之剩餘者，其中額外摻雜物可呈現為存在以一種不同的或分級的方式，舉例而言。亦注意：當接觸電阻減少層266存在於該些S/D區之兩者時，則該層266之不同部分(例如，源極區之上的部分及汲極區之上的部分)可被形成於該程序流期間之不同時間上，以不同的半導體材料、以不同類型的摻雜物(例如，其中一部分為n型摻雜的而另一為p型摻雜的)、以不同的摻雜物濃度、及/或以不同的組態(例如，不同的幾何、電晶體裝置中之不同的相對高度，等等)，依據某些實施例。針對S/D接觸電阻減少層之多種不同的組態及變 異將根據本說明書而清楚明白。
圖1之方法100繼續履行116閘極堆疊處理以形成圖2G之範例所得結構。如圖2G中所示，此範例實施例中之處理包括沈積層間電介質(ILD)層270於圖2F之結構上，接續以選擇性的平坦化及/或拋光以顯露該虛擬閘極堆疊。注意：ILD層270被顯示為透明的，於圖2G之範例結構中，以容許下方特徵被看見；然而，本發明不應被如此限制。於某些實施例中，ILD層270可包括任何適當的電絕緣體、電介質、氧化物(例如，氧化矽)、及/或氮化物(例如，氮化矽)材料，如根據此說明書所將清楚明白者。閘極堆疊處理(於此範例實施例中)繼續以移除該虛擬閘極堆疊(包括虛擬閘極244及虛擬閘極電介質242)來容許最終閘極堆疊被形成。記得：於某些實施例中，最終閘極堆疊(其包括閘極電介質層282和閘極(或閘極電極)284)之形成可使用閘極最先流程(亦稱為前期(up-front)高k閘極)而被履行。於此類實施例中，閘極處理可已被履行在程序108之後或者在選擇性程序110之後(於其中程序110被履行的實施例中)以及在S/D處理114之前。然而，於此範例實施例中，閘極堆疊係使用閘極最後流程(亦稱為替換閘極或替換金屬閘極(RMG)程序)而被形成。於此閘極最後處理中，該程序可包括虛擬閘極氧化物沈積、虛擬閘極電極(例如，多晶矽)沈積、及(選擇性地)圖案化硬遮罩沈積，如先前所述者。無論閘極最先或閘極最後處理被利用，該最終閘極堆疊可包括閘極電介質層282 和閘極284，如圖2G中所示。
注意：當該虛擬閘極被移除時，鰭204之通道區(其未被虛擬閘極所覆蓋)被暴露以容許該些鰭之通道區的任何所欲處理。通道區之此處理可包括各種不同的技術，諸如移除並以替換材料替換該通道區、摻雜該鰭之該通道區如所欲、將該鰭形成入環繞式閘極(GAA)電晶體組態之一或更多奈米線(或奈米帶)、清潔/拋光該通道區、及/或任何其他適當的處理，如根據此說明書所將清楚明白者。例如，鰭式通道區206被闡明(其為最右邊鰭式結構之通道區)，其可已被形成，藉由以所欲的適當n型或p型摻雜物來摻雜天然鰭204，舉例而言。提供另一範例，奈米線通道區208(其為最左邊鰭式結構之通道區)可已被形成在虛擬閘極被移除且該些鰭之通道區被暴露之後，藉由使用任何適當技術以在該位置上轉換該鰭式結構，舉例而言。如圖所示，奈米線通道區208包括2奈米線(或奈米帶)。然而，使用文中所揭露之技術所形成的奈米線(或奈米帶或GAA)電晶體可包括任何數目的奈米線(或奈米帶)，諸如1-10或更多，根據所欲的組態。
如根據本說明書可理解：通道區係至少低於閘極堆疊，於此範例實施例中。例如，於鰭式電晶體組態之情況下，通道區可低於閘極堆疊或介於閘極堆疊之間，由於該堆疊被形成於三側上，如本技術中所已知者。然而，假如該電晶體裝置被轉化並接合至其將為終端基板者，則該通道區可位於該閘極之上。因此，通常，閘極與通道關係可 包括近似關係(其可或可不包括中間閘極電介質層及/或其他適當的層)，其中該閘極係接近該通道區以致其可以某方式(例如，以電的方式)施加對於該通道區之控制，依據某些實施例。再者，於奈米線(或奈米帶或GAA)電晶體組態之情況下，該閘極堆疊可實質上(或完全地)圍繞該通道區中之各奈米線/奈米帶。又再者，於平面電晶體組態之情況下，該閘極堆疊可僅位於該通道區之上。於某些實施例中，該通道區可包括IV族半導體材料(例如，Si、GiGe、Ge)、III-V族半導體材料(例如，GaAs、InGaAs、InAs)、及/或任何其他適當的材料，如根據此說明書所將清楚明白者。於某些實施例中，該通道區中所包括的半導體材料可對於基板200是天然的及/或該通道區中所包括的半導體材料可對於基板200不是天然的(例如，以致其為替換材料或形成於基板200之上的材料)。記得：於某些實施例中，該通道區可為摻雜的(例如，以任何適當的n型及/或p型摻雜物)或者本質的/額定未摻雜的，根據特定的組態。
注意：該些S/D區係相鄰於該通道區之任一側，如可見於圖2G及3中，舉例而言。更明確地，該些S/D區係直接地鄰接該通道區，以致其沒有中間層介於該些S/D區的任一者與該通道區之間，於範例實施例中。然而，本發明不應被如此限制。亦注意：使用文中所述之技術所形成的電晶體之組態/幾何可主要地根據該電晶體之個別通道區的形狀/組態而被描述，舉例而言。例如，奈米線(或奈 米帶或GAA)電晶體可被稱為如此，因為其包括一或更多奈米線(或奈米帶)於該電晶體之該通道區中。然而，電晶體類型(例如，MOSFET、FFFET、TFET或其他適當的類型)可根據源極、汲極、和通道區之摻雜及/或操作方案而被描述，且因此那些個別區可被用以判定既定電晶體之類型或分類，舉例而言。此針對MOSFET相對於TFET電晶體是特別為真的，由於其可結構性地極類似(或相同)，但包括不同的摻雜方案(例如，MOSFET之p-n-p或n-p-n相對於TFET之p-i-n或n-i-p)。
繼續履行116閘極堆疊處理，在該虛擬閘極已被移除且任何所欲的通道區處理已被履行之後，最終閘極堆疊可被形成，依據一實施例。於此範例實施例中，最終閘極堆疊包括閘極電介質層282和閘極284，如圖2G中所示。閘極電介質層282可包括(例如)任何適當的氧化物(諸如二氧化矽)、高k閘極電介質材料、及/或任何其他適當的材料，如根據此說明書所將清楚明白者。高k閘極電介質材料的範例包括(例如)氧化鉿、氧化矽鉿、氧化鑭、氧化鋁鑭、氧化鋯、氧化矽鋯、氧化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、氧化鉛鈧鉭、及鈮酸鉛鋅，僅通過一些範例。於某些實施例中，退火程序可被執行在閘極電介質層282上以增進其品質，當使用高k材料時。閘極284(或閘極電極)可包括寬廣範圍的材料，諸如多晶矽、氮化矽、碳化矽、或者各種適當的金屬或金屬合金，諸如鋁(Al)、鎢(W)、鈦(Ti)、 鉭(Ta)、銅(Cu)、氮化鈦(TiN)、或氮化鉭(TaN)，舉例而言。於某些實施例中，閘極電介質層282及/或閘極284可包括二或更多材料層之多層結構，舉例而言。於某些實施例中，閘極電介質層282及/或閘極284可包括分級(例如，增加及/或減少)該特徵之至少一部分中的一或更多材料之內容/濃度。額外層可存在於該最終閘極堆疊中，於某些實施例中，諸如一或更多工作函數層或其他適當層，舉例而言。注意：雖然閘極電介質層282僅被顯示於閘極284之下(於圖2G之範例實施例中)，但於其他實施例中，閘極電介質層282亦可存在於閘極284之一或兩側上，以致其閘極電介質層282係介於閘極284與間隔物250之間，舉例而言。
圖1之方法100繼續履行118 S/D接點處理以形成圖2H之範例所得結構，依據一實施例。如圖2H中所示，S/D接點290被形成以接觸該些S/D區之各者，於此範例實施例中。於某些實施例中，S/D接點290可使用任何適當的技術而被形成，諸如形成接觸溝槽於該些個別S/D區之上的ILD層270中及沈積金屬或金屬合金(或其他適當的導電材料)於該些溝槽中。於某些實施例中，S/D接點290形成可包括矽化、成長、及/或退火程序，舉例而言。於某些實施例中，S/D接點290可包括鋁或鎢，雖然可使用任何適當的導電通孔金屬或合金，諸如銀、鎳-鉑、或鎳-鋁，舉例而言。於某些實施例中，S/D接點290之一或更多者可包括電阻減少金屬及接觸插塞金屬、或僅接觸插塞，舉例而 言。範例接觸電阻減少金屬包括(例如)鎳、鋁、鈦、金、金-鍺、鎳-鉑、或鎳鋁、及/或其他此類電阻減少金屬或合金。範例接觸插塞金屬包括(例如)鋁、銅、鎳、鉑、鈦、或鎢、或其合金，雖然可使用任何適當導電的接觸金屬或合金。於某些實施例中，額外層可存在於S/D接點290區中，諸如黏合層(例如，氮化鈦)及/或內襯或障壁層(例如，氮化鉭)，假如想要的話。
圖2H’闡明圖2H之範例結構，包括圖2D’之垂直隔離結構230，依據一實施例。記得程序110是選擇性的，以致其垂直隔離結構230無須被包括於該IC結構中。然而，於圖2H’之範例結構中，存在兩個此類結構230。垂直隔離結構230可為針對IC製造期間所使用之蝕刻程序的蝕刻阻劑(例如，藉由含入抗蝕刻材料，諸如碳)，而因此，其可進一步隔離單一鰭或鰭之群組。例如，如圖2H’中所示，垂直隔離結構230係將三個最右邊S/D區隔離自IC結構之其他部分(諸如最左邊S/D區)。此一組態可為理想的，其中(例如)那三個最右邊S/D區均為相同的極性(例如，均為n型或均為p型)，藉此容許那些相同極性的S/D區被隔離自其他極性的S/D區(諸如假如最左邊S/D區為n型與p型之另一極性)。垂直隔離結構230亦可容許相鄰S/D區及/或S/D接點之材料合併在一起，藉此提供障壁，其中想要防止該S/D區及/或S/D接點材料合併或接觸不想要的材料(諸如另一極性的S/D區或接點)。垂直隔離結構230之各種優點將根據本說明書而清楚明白，且此類垂直隔離結構 230(當存在時)可被形成並包括於IC結構中如所欲。
圖1之方法100繼續完成120積體電路(IC)處理，如所欲，依據某些實施例。用以完成IC之此類額外處理可包括後端或後段製程(BEOL)處理，用以形成一或更多金屬化層及/或用以互連所形成的電晶體裝置，舉例而言。任何其他適當的處理可被履行，如根據此說明書所將清楚明白者。注意：方法100之程序102-120被顯示以圖1中之特定順序，以利說明。然而，程序102-120之一或更多者可被履行以不同的順序或可完全不被履行。例如，方盒110為選擇性程序，其無須被履行，假如不想要該蝕刻抵抗垂直結構的話。再者，方盒112為選擇性程序，其無須被履行於其利用閘極最先程序流之實施例中，舉例而言。此外，此一閘極最先程序流會改變在當程序116被履行時，如所示係使用替代或選擇性閘極最先流程100’，藉此最終閘極堆疊被履行116在履行114 S/D處理之前。關於方法100之各種變異及文中所述之技術將根據本說明書而清楚明白。注意：該些技術可被用以形成一或更多電晶體裝置，包括以下之任一者：場效電晶體(FET)、費米過濾器FET(FFFET)、隧道FET(TFET)、平面組態、鰭式組態(例如，fin-FET、三閘極、雙閘極)、及/或奈米線(或奈米帶或環繞式閘極)組態(具有任何數目的奈米線)。此外，所形成的裝置可包括p型電晶體裝置(例如，p-FFFET或p-TFET)及/或n型電晶體裝置(例如，n-FFFET或n-TFET)。再者，該些裝置可包括互補式MOS (CMOS)裝置或量子裝置(少數或單一電子)，僅提供額外範例。
圖3闡明沿著圖2H之IC結構的一鰭所取(明確地係沿著A-A平面所取)之範例橫斷面視圖，依據本發明之一些實施例。圖3被提供以協助闡明圖2H之結構的不同組件。因此，關於各類似地編號的特徵之先前相關描述係同等地可應用於圖3。然而，注意：圖2H及3中所顯示之特徵的尺寸可不同，以利說明。亦注意：某些變異發生於該些結構之間，諸如間隔物250及S/D接點290(一路延伸至間隔物250)之形狀，舉例而言，如圖3中所示。圖3’亦闡明對於其中接觸電阻減少層266僅被形成於該些S/D區之一的技術之變異，及明確地於此範例實施例中，僅於汲極區265，以致其電阻減少層266不存在於源極區261’與其相應的S/D接點290之間，如圖所示。圖3’闡明圖3之IC結構，包括陰影及圖案化以協助視覺化該材料和該些S/D區之摻雜方案，依據本發明之一些實施例。關於各類似地編號的特徵之先前相關描述係同等地可應用於圖3’。然而，注意：於圖3’之範例結構中，雙層源極區261’(包括第一層262’和第二層264’)、和汲極區265’各具有陰影及圖案化以協助視覺地表示相對包括的材料及摻雜方案，依據某些實施例。
例如，於圖3’中，源極區第一層262’包括具有正斜率之對角線圖案化(亦即，從左下至右上方向)以視覺地指示其包括相對於源極區第二層264’和汲極區265’兩者之不 同類型的摻雜物，其兩者均包括具有負斜率之對角線圖案化(亦即，從左上至右下方向)，依據某些實施例。於某些此類實施例中，第一層262’包括p型與n型摻雜物之一，而第二層264’和汲極區265’包括相對於該第一層262’的p型與n型摻雜物之另一者，以致其262’與264’/265’之一包括p型摻雜物而另一包括n型摻雜物。再者，第二層264’包括陰影以指示其包括相對於第一層262’和汲極區265’之不同的半導體材料，依據某些實施例。於某些此類實施例中，第一層262’和汲極區265’可因此包括相同的半導體材料；然而，本發明無須被如此限制，以致其可包括不同的半導體材料，於其他實施例中。範例材料組態及摻雜方案將參考圖4及5而被描述於文中。記得：針對TFET裝置，源極區261’可僅包括類似於汲極區265’之組態的一主要部分(而非如圖3’中所示之雙層結構)，其中源極區261’包括相對於汲極區之不同的半導體材料且包括不同的摻雜物類型。亦注意：該些技術可被應用於其他適當的電晶體類型。例如，MOSFET裝置(例如，包括n-p-n或p-n-p摻雜方案)可受益自S/D區中之不同半導體材料的包括，如根據此說明書所將清楚明白者。各種變異及組態將根據此說明書而清楚明白。
範例FFFET能帶圖
圖4及5闡明範例p型及n型FFFET能帶圖，個別地，針對包括利用不同半導體材料之S/D區的FFFET裝置，依據 某些實施例。注意：來自圖2H及3之結構的特徵被包括於概略結構中之能帶圖底下，以顯示該些帶圖之不同部分並闡明電流可如何流經FFFET裝置。然而，針對各特徵之相關數字的第一數字已被改變以匹配相應圖之數字，由於圖4及5中之特徵係參考特定材料及摻雜組態而被描述，如圖所示。因此，關於那些類似特徵之先前相關描述係同等地可應用於圖4及5之底部上所顯示的概略結構。如亦可理解者：圖4及5包括圖3’之陰影及圖案化，以協助視覺地識別介於該些S/D區之間的材料和摻雜差異。
為了協助描述，圖4之範例p型FFFET概略結構包括：從左至右(連同所包括的材料)，S/D接點490(金屬或金屬合金)、接觸電阻減少層466、源極區第一層462(n型Si)、源極區第二層464(p型SiGe)、通道區406(i型Si)、汲極區465(p型Si)、接觸電阻減少層466、及S/D接點490(金屬或金屬合金)。如可被理解：第一S/D接點490為明確地源極區261接點，而第二S/D接點490為明確地汲極區265接點，於此範例實施例中。此外，介於該些S/D區兩者與其相應地接點之間的接觸電阻減少層466係使用相同的數字(466)來識別以便於參考。然而，記得(於某些實施例中)那些分離的層466可被形成於程序流之不同時刻、具有不同的半導體材料、具有不同類型的摻雜物(例如，其中一部分為n型摻雜的而另一為p型摻雜的)、具有不同的摻雜物濃度、及/或具有不同的組態(例如，不同的幾何、電晶體裝置中之不同的相對高度，等等)， 依據某些實施例。再者，圖5之範例n型FFFET概略結構包括：從左至右(連同所包括的材料)，S/D接點590(金屬或金屬合金)、接觸電阻減少層566、源極區第一層562(p型GaAs)、源極區第二層564(n型InGaAs)、通道區506(i型GaAs)、汲極區565(n型GaAs)、接觸電阻減少層566、及S/D接點590(金屬或金屬合金)。
於圖4及5之範例實施例中，源極區461和561包括異質接面結構，由於源極區第一層462/562包括相對於源極區第二層464/564之不同的半導體材料(例如，Si相較於SiGe及GaAs相較於InGaAs，個別地)。再者，源極區461/561包括相對於汲極區465/565之不同的半導體材料，個別地，於範例實施例中。例如，使用圖4之範例p型FFFET裝置，SiGe被包括於源極區461中(明確地，於源極區之第二層464中)，而Si是汲極區中之唯一半導體材料，於範例實施例中。因此，其包括不同的半導體材料。此外，源極區461和561包括雙層結構，其包括p-n或n-p二極體組態，如根據本說明書可理解者。注意：由於源極區中之二極體，FFFET裝置有時被稱為隧道源極MOSFET。再者，如針對圖3’所解釋，於圖4及5之範例FFFET裝置中，源極區第二層464/564包括如其個別汲極區465/565之相同類型的摻雜(例如，兩者均p型及兩者均n型，個別地)，其為相對於個別源極區第一層462/562之n型與p型的另一者，以致其圖4之範例p型FFFET結構包括np-i-p摻雜方案而圖5之範例n型FFFET結構包括pn-i-n摻雜方案。 然而，記得其通道區可被摻雜，以致其p型FFFET裝置可包括np-n-p摻雜方案而n型FFFET裝置可包括pn-p-n摻雜方案，依據某些實施例。
繼續圖4及5之概略FFFET結構的能帶圖，如圖所示於那些圖形中，其各包括針對裝置之關狀態400/500及開狀態401/501的能帶圖，個別地。此外，能量(E)係增加於朝上方向(針對所有圖形)，如由各圖之左側上的箭號所示。再者，導通帶邊緣(Ec)及價帶邊緣(Ev)均被顯示，如描繪關鍵電子能量位準所常見的。如亦可理解：帶隙為介於Ec與Ev之間的能量差異(以電子伏特)，如本技術中所已知者。相應S/D及通道區被對齊與能帶圖(如圖所示)以闡明從文中所述之技術及結構所取得的優點。注意：並未提供明確的帶圖和值；然而，從文中所述之技術及結構所取得的優點可使用這些範例能帶圖而被瞭解，如將為清楚明白者。
參考圖4之範例p型FFFET裝置，可理解：藉由包括SiGe於異質接面組態中之源極區第二層464中(亦即，相異的結晶半導體材料組態)，由於第一層462包括Si，所以可獲得相對於同質接面組態之針對該層464的Ev之增加(例如，假如464將包括Si而非SiGe，以致該些層包括相同或類似的半導體材料)。相對於此一假設性同質接面Ev(以虛線表示)之Ev的增加被表示為差量Ev且提供在該462/464層介面上增加針對電荷載子之障壁高度的優點，藉此減少關狀態洩漏(特別針對這些FFFET裝置，其包括 在所有條件下穿隧通過雙層源極隧道二極體之載子；或其他裝置，其係經由帶至帶穿隧而操作)。於某些此類實施例中，第二層464中所包括之SiGe材料中的Ge濃度可於10-50百分比的範圍中，以提供此類帶隙工程優點、或任何其他適當的Ge濃度，如根據此說明書所將清楚明白者。此外，為了描述之完整，於關狀態400期間，通道區電位可阻擋低能量載子，如可被理解者。再者，p-FFFET裝置仍可有效地操作於開狀態401，如亦可被理解者。
圖5之範例n-FFFET裝置包括類似的原理，除了其藉由包括InGaAs於異質接面組態中之源極區第二層564中(相對於層564包括GaAs於同質接面組態中)，可獲得相對於同質接面組態之針對該層564的Ec之減少，其針對n型裝置是有利的。相對於此一假設性同質接面Ec(以虛線表示)之Ec的減少被表示為差量Ec且提供在該562/564層介面上減少針對載子之障壁高度(雖然，以相對於圖4中之反轉方式)的優點，藉此減少關狀態洩漏(再次地，特別針對穿隧裝置，諸如FFFET裝置，其包括在所有條件下穿隧之載子)。於某些此類實施例中，第二層564中所包括之InGaAs材料中的In濃度可於5-70百分比的範圍中，以提供此類帶隙工程優點、或任何其他適當的In濃度，如根據此說明書所將清楚明白者。此外，再次地，於關狀態500期間，通道區電位可阻擋低能量載子，如可被理解者。再者，n-FFFET裝置仍可有效地操作於開狀態501，如亦可被理解者。注意：於圖4及5兩者之情況中，其產生異質接面 源極區結構之不同材料具有比源極區中所包括之其他半導體材料更小的帶隙(例如，SiGe具有比Si更小的帶隙而InGaAs具有比GaAs更小的帶隙)。因此，於某些實施例中，使用文中所述之技術所形成的電晶體之源極區中所包括的半導體材料可具有較小的帶隙、較高的價帶邊緣(Ev)、及/或較低的導通帶邊緣(Ec)，相對於源極區中所包括之其他半導體材料(例如，雙層結構中之另一層的材料)與汲極區中所包括之半導體材料的一或二者。各種變異及組態將根據此說明書而清楚明白。
範例系統
圖6闡明一種以積體電路結構及/或電晶體裝置所實施的計算系統1000，該些結構或裝置係使用文中所揭露之技術來形成，依據本發明之一些實施例。如圖可見，計算系統1000包含主機板1002。主機板1002可包括數個組件，包括(但不限定於)處理器1004及至少一通訊晶片1006，其各可被實體地及電氣地耦合至主機板1002、或者被集成於其中。如將理解者，主機板1002可為(例如)任何印刷電路板，無論是主機板或安裝於主機板上之子板或者為系統1000之唯一板，等等。
根據其應用，計算裝置1000可包括一或更多其他組件，其可被或可不被實體地及電氣地耦合至主機板1002。這些其他組件可包括(但不限定於)揮發性記憶體(例如，DRAM)、非揮發性記憶體(例如，ROM)、圖形處 理器、數位信號處理器、密碼處理器、晶片組、天線、顯示、觸控螢幕顯示、觸控螢幕控制器、電池、音頻編碼解碼器、視頻編碼解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、加速計、迴轉儀、揚聲器、相機、及大量儲存裝置(諸如硬碟機、光碟(CD)、數位光碟(DVD)，等等)。計算系統1000中所包括之任何組件可包括一或更多積體電路結構或裝置，該些結構或裝置係使用依據一範例實施例之揭露技術來形成。於某些實施例中，多重功能可被集成入一或更多晶片(例如，注意：通訊晶片1006可為處理器1004之部分或者被集成入處理器1004)。
通訊晶片1006致能無線通訊，以供資料之轉移至及自計算系統1000。術語「無線」及其衍生詞可被用以描述電路、裝置、系統、方法、技術、通訊頻道，等等，其可藉由使用透過非固體媒體之經調變的電磁輻射來傳遞資料。該術語並未暗示其相關裝置不含有任何佈線，雖然於某些實施例中其可能不含有。通訊晶片1006可實施數種無線標準或協定之任一者，包括(但不限定於)Wi-Fi(IEEE 802.11家族)、WiMAX(IEEE 802.16家族)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍牙、其衍生物，以及其被指定為3G、4G、5G、及以上的任何其他無線協定。計算系統1000可包括複數通訊晶片1006。例如，第一通訊晶片1006可專用於較短距離 無線通訊，諸如Wi-Fi及藍牙；而第二通訊晶片1006可專用於較長距離無線通訊，諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其他。
計算系統1000之處理器1004包括封裝於處理器1004內之積體電路晶粒。於某些實施例中，處理器之積體電路晶粒包括板上電路，其被實施以一或更多使用所揭露技術來形成的積體電路結構或裝置，如文中多處所述者。術語「處理器」可指稱任何裝置或裝置之部分，其處理(例如)來自暫存器及/或記憶體之電子資料以將該電子資料轉變為其可被儲存於暫存器及/或記憶體中之其他電子資料。
通訊晶片1006亦可包括封裝於通訊晶片1006內之積體電路晶粒。依據某些此等範例實施例，通訊晶片之積體電路晶粒包括使用如文中多處所述之已揭露技術所形成的一或更多積體電路結構或裝置。如根據本說明書所將理解者，注意：多重標準無線能力可被直接地集成入處理器1004(例如，其中任何晶片1006之功能被集成入處理器1004，而非具有分離的通訊晶片)。進一步注意：處理器1004可為具有此類無線能力之晶片組。簡言之，任何數目的處理器1004及/或通訊晶片1006可被使用。類似地，任一晶片或晶片組可具有集成入其中之多重功能。
於各種實施方式中，計算系統1000可為膝上型電腦、小筆電、筆記型電腦、智慧型手機、輸入板、個人數位助理(PDA)、超輕行動PC、行動電話、桌上型電腦、伺服 器、印表機、掃描器、監視器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器、數位錄影機、或任何其他電子裝置或系統，其係處理資料或利用使用已揭露技術所形成的一或更多積體電路結構或裝置，如文中多處描述者。注意：對於計算系統之參考係為了包括計算裝置、設備及針對計算或處理資訊而組態的其他結構。
進一步範例實施例
下列範例係有關於進一步實施例，從該些實施例將清楚明白各種變異及組態。
範例1為一種積體電路(IC)，包括：基板；及電晶體，其係位於該基板之上與之中的至少一者，該電晶體包括閘極、鄰近該閘極之通道區、鄰接該通道區之汲極(S/D)區，其中該源極區包括第一半導體材料，該第一半導體材料包括n型與p型摻雜物之一；及其中該汲極區包括不同於該第一半導體材料之第二半導體材料，該第二半導體材料包括n型與p型摻雜物之一、電連接至該些S/D區之一的接點、及介於該接點與該S/D區之間的中間層，其中該中間層包括相對於該S/D區之較高的摻雜物濃度。
範例2包括範例1之請求標的，其中該中間層包括大於該S/D區之最大摻雜物濃度的每立方公分(cm)至少1E20個原子之最大摻雜物濃度。
範例3包括範例1或2之請求標的，其中該第一半導體材料為矽鍺(SiGe)而該第二半導體材料為矽(Si)。
範例4包括範例1或2之請求標的，其中該第一半導體材料為砷化銦鎵(InGaAs)而該第二半導體材料為砷化鎵(GaAs)。
範例5包括範例1-4的任一者之請求標的，其中該第二半導體材料包括相對於該第一半導體材料之n型與p型摻雜物的另一者。
範例6包括範例1-4的任一者之請求標的，其中該第二半導體材料包括該第一半導體材料中所包括之n型與p型摻雜物的該一者。
範例7包括範例1-6的任一者之請求標的，其中該源極區包括雙層組態，以致其第三半導體材料被包括於該源極區中之第一層中及該第一半導體材料被包括於該源極區中之第二層中，其中該第二層係介於該第一層與該通道區之間。
範例8包括範例7之請求標的，其中該第一層包括相對於該第一半導體材料之n型與p型摻雜物的另一者。
範例9包括範例7或8之請求標的，其中該第三半導體材料係相同於該第二半導體材料。
範例10包括範例7-9的任一者之請求標的，其中該第二層係介於該第一層與該基板之間。
範例11包括範例1-10的任一者之請求標的，其中該第一和第二半導體材料各包括IV族半導體材料。
範例12包括範例1-10的任一者之請求標的，其中該第一和第二半導體材料各包括III-V族半導體材料。
範例13包括範例1-12的任一者之請求標的，其中該通道區包括一組態，其為平面、鰭式、雙閘極、三閘極、鰭式場效電晶體(FinFET)、奈米線、奈米帶、及環繞式閘極(GAA)之至少一者。
範例14包括範例1-13的任一者之請求標的，其中該電晶體為費米過濾器場效電晶體(FFFET)。
範例15包括範例1-13的任一者之請求標的，其中該電晶體為隧道場效電晶體(TFET)。
範例16為一互補金氧半導體(CMOS)裝置，包括範例1-15的任一者之請求標的。
範例17為一種計算系統，包括範例1-16的任一者之請求標的。
範例18為一種積體電路(IC)，包括：基板；及電晶體，其係位於該基板之上與之中的至少一者，該電晶體包括閘極、鄰近該閘極之通道區、鄰接該通道區之源極區，該源極區包括第一層和介於該第一層與該通道區之間的第二層，該第一層包括第一半導體材料和n型與p型摻雜物之一，該第二層包括第二半導體材料和相對於該第一層的n型與p型摻雜物之另一者、鄰接該通道區之汲極區，該汲極區包括第三半導體材料和相對於該第一層的n型與p型摻雜物之另一者、電連接至該源極與汲極(S/D)區之一的接點、及介於該接點與該S/D區之間的中間層，其中該中間層包括相對於該S/D區之較高的摻雜物濃度。
範例19包括範例18之請求標的，其中該中間層包括大 於該S/D區之最大摻雜物濃度的每立方公分(cm)至少1E20個原子之最大摻雜物濃度。
範例20包括範例18或19之請求標的，其中該中間層包括每立方公分(cm)至少1E21個原子之最大摻雜物濃度。
範例21包括範例18-20的任一者之請求標的，其中該第一半導體材料係相同於該第二半導體材料。
範例22包括範例18-20的任一者之請求標的，其中該第一半導體材料係不同於該第二半導體材料。
範例23包括範例18-21的任一者之請求標的，其中該第一、第二、和第三半導體材料均包括矽(Si)。
範例24包括範例18-20或22的任一者之請求標的，其中該第二半導體材料具有相對於該第一半導體材料之較高的價帶邊緣(Ev)。
範例25包括範例18-20、22、或24的任一者之請求標的，其中該第二半導體材料具有相對於該第一半導體材料之較低的導通帶邊緣(Ec)。
範例26包括範例18-25的任一者之請求標的，其中該第三半導體材料係相同於該第一半導體材料。
範例27包括範例18-25的任一者之請求標的，其中該第三半導體材料係不同於該第一半導體材料。
範例28包括範例18-26的任一者之請求標的，其中該第一層包括n型摻雜物，該第二層包括p型摻雜物，及該汲極區包括p型摻雜物。
範例29包括範例18-26的任一者之請求標的，其中該第一層包括p型摻雜物，該第二層包括n型摻雜物，及該汲極區包括n型摻雜物。
範例30包括範例18-29的任一者之請求標的，其中該通道區包括本質的或額定未摻雜的半導體材料。
範例31包括範例18-29的任一者之請求標的，其中該通道區包括n型與p型摻雜物之一。
範例32包括範例18-31的任一者之請求標的，其中該通道區包括一組態，其為平面、鰭式、雙閘極、三閘極、鰭式場效電晶體(FinFET)、奈米線、奈米帶、及環繞式閘極(GAA)之至少一者。
範例33包括範例18-32的任一者之請求標的，其中該電晶體為費米過濾器場效電晶體(FFFET)。
範例34為一互補金氧半導體(CMOS)裝置，包括範例18-33的任一者之請求標的。
範例35為一種計算系統，包括範例18-34的任一者之請求標的。
範例36為一種形成積體電路(IC)之方法，該方法包括：形成鄰接電晶體之通道區的源極區，其中該源極區包括第一半導體材料，該第一半導體材料包括n型與p型摻雜物之一；形成鄰接該電晶體之該通道區的汲極區，其中該汲極區包括不同於該第一半導體材料之第二半導體材料，該第二半導體材料包括n型與p型摻雜物之一；形成接點於該源極和汲極(S/D)區之一之上；及形成介於該接點與 該S/D區之間的中間層，其中該中間層包括相對於該S/D區之較高的摻雜物濃度。
範例37包括範例36之請求標的，其中該中間層包括大於該S/D區之最大摻雜物濃度的每立方公分(cm)至少1E20個原子之最大摻雜物濃度。
範例38包括範例36或37之請求標的，其中該第一半導體材料為矽鍺(SiGe)而該第二半導體材料為矽(Si)。
範例39包括範例36或37之請求標的，其中該第一半導體材料為砷化銦鎵(InGaAs)而該第二半導體材料為砷化鎵(GaAs)。
範例40包括範例36-39的任一者之請求標的，其中該第二半導體材料包括相對於該第一半導體材料之n型與p型摻雜物的另一者。
範例41包括範例36-39的任一者之請求標的，其中該第二半導體材料包括該第一半導體材料中所包括之n型與p型摻雜物的該一者。
範例42包括範例36-41的任一者之請求標的，其中該源極區包括雙層組態，以致其第三半導體材料被包括於該源極區中之第一層中及該第一半導體材料被包括於該源極區中之第二層中，其中該第二層係介於該第一層與該通道區之間。
範例43包括範例42之請求標的，其中該第一層包括相對於該第一半導體材料之n型與p型摻雜物的另一者。
範例44包括範例42或43之請求標的，其中該第三半導 體材料係相同於該第二半導體材料。
範例45包括範例42-44的任一者之請求標的，其中該第二層係介於該第一層與該基板之間。
範例46包括範例36-45的任一者之請求標的，其中該第一和第二半導體材料各包括IV族半導體材料。
範例47包括範例36-45的任一者之請求標的，其中該第一和第二半導體材料各包括III-V族半導體材料。
範例48包括範例36-47的任一者之請求標的，其中該通道區包括一組態，其為平面、鰭式、雙閘極、三閘極、鰭式場效電晶體(FinFET)、奈米線、奈米帶、及環繞式閘極(GAA)之至少一者。
範例49包括範例36-48的任一者之請求標的，其中該電晶體為費米過濾器場效電晶體(FFFET)。
範例50包括範例36-48的任一者之請求標的，其中該電晶體為隧道場效電晶體(TFET)。
基於闡明及描述之目的，範例實施例之前述說明已被提呈。本發明不意欲耗盡以及限制於所揭露的精確形式。根據此說明書之精神，可以做成許多修改及變異。本發明之範圍不受此詳細說明所限制，而是由後附的申請專利範圍所定義。主張本申請案之優先權的未來申請案可用不同方式主張所揭露之請求標的，且可一般性地包括如文中所多樣地揭露或另外展示的一或更多限制之任何集合。

Claims (25)

  1. 一種積體電路(IC)，包含：基板；以及電晶體，其係位於該基板之上與之中的至少一者，該電晶體包括閘極、鄰近該閘極之通道區、鄰接該通道區之源極和汲極(S/D)區，其中該源極區包括第一半導體材料，該第一半導體材料包括n型與p型摻雜物之一；及其中該汲極區包括不同於該第一半導體材料之第二半導體材料，該第二半導體材料包括n型與p型摻雜物之一、電連接至該些S/D區之一的接點、及介於該接點與該S/D區之間的中間層，其中該中間層包括相對於該S/D區之較高的摻雜物濃度。
  2. 如申請專利範圍第1項之IC，其中該中間層包括大於該S/D區之最大摻雜物濃度的每立方公分(cm)至少1E20個原子之最大摻雜物濃度。
  3. 如申請專利範圍第1項之IC，其中該第一半導體材料為矽鍺(SiGe)而該第二半導體材料為矽(Si)。
  4. 如申請專利範圍第1項之IC，其中該第一半導體材料為砷化銦鎵(InGaAs)而該第二半導體材料為砷化鎵(GaAs)。
  5. 如申請專利範圍第1項之IC，其中該第二半導體材料包括相對於該第一半導體材料之n型與p型摻雜物的另一者。
  6. 如申請專利範圍第1項之IC，其中該第二半導體材料包括該第一半導體材料中所包括之n型與p型摻雜物的該一者。
  7. 如申請專利範圍第1項之IC，其中該源極區包括雙層組態，以致其第三半導體材料被包括於該源極區中之第一層中及該第一半導體材料被包括於該源極區中之第二層中，其中該第二層係介於該第一層與該通道區之間。
  8. 如申請專利範圍第7項之IC，其中該第一層包括相對於該第一半導體材料之n型與p型摻雜物的另一者。
  9. 如申請專利範圍第7項之IC，其中該第三半導體材料係相同於該第二半導體材料。
  10. 如申請專利範圍第7項之IC，其中該第二層係介於該 第一層與該基板之間。
  11. 如申請專利範圍第1項之IC，其中該第一和第二半導體材料各包括IV族半導體材料。
  12. 如申請專利範圍第1項之IC，其中該第一和第二半導體材料各包括III-V族半導體材料。
  13. 如申請專利範圍第1項之IC，其中該通道區包括一組態，其為平面、鰭式、雙閘極、三閘極、鰭式場效電晶體(FinFET)、奈米線、奈米帶、及環繞式閘極(GAA)之至少一者。
  14. 如申請專利範圍第1項之IC，其中該電晶體為費米過濾器場效電晶體(FFFET)。
  15. 如申請專利範圍第1項之IC，其中該電晶體為隧道場效電晶體(TFET)。
  16. 一種互補金氧半導體(CMOS)裝置，包括申請專利範圍第1至15項的任一項之IC。
  17. 一種計算系統，包含申請專利範圍第1至15項的任一項之IC。
  18. 一種積體電路(IC)，包含：基板；以及電晶體，其係位於該基板之上與之中的至少一者，該電晶體包括閘極、鄰近該閘極之通道區、鄰接該通道區之源極區，該源極區包括第一層和介於該第一層與該通道區之間的第二層，該第一層包括第一半導體材料和n型與p型摻雜物之一，該第二層包括第二半導體材料和相對於該第一層的n型與p型摻雜物之該另一者、鄰接該通道區之汲極區，該汲極區包括第三半導體材料和相對於該第一層的n型與p型摻雜物之該另一者、電連接至該源極與汲極(S/D)區之一的接點、及介於該接點與該S/D區之間的中間層，其中該中間層包括相對於該S/D區之較高的摻雜物濃度。
  19. 如申請專利範圍第18項之IC，其中該中間層包括大於該S/D區之最大摻雜物濃度的每立方公分(cm)至少1E20個原子之最大摻雜物濃度。
  20. 如申請專利範圍第18項之IC，其中該中間層包括每立 方公分(cm)至少1E21個原子之最大摻雜物濃度。
  21. 如申請專利範圍第18至20項的任一項之IC，其中該第一半導體材料係相同於該第二半導體材料。
  22. 如申請專利範圍第18至20項的任一項之IC，其中該第一半導體材料係不同於該第二半導體材料。
  23. 如申請專利範圍第18至20項的任一項之IC，其中該第一、第二、和第三半導體材料均包括矽(Si)。
  24. 一種形成積體電路(IC)之方法，該方法包含：形成鄰接電晶體之通道區的源極區，其中該源極區包括第一半導體材料，該第一半導體材料包括n型與p型摻雜物之一；形成鄰接該電晶體之該通道區的汲極區，其中該汲極區包括不同於該第一半導體材料之第二半導體材料，該第二半導體材料包括n型與p型摻雜物之一；形成接點於該源極和汲極(S/D)區之一之上；及形成介於該接點與該S/D區之間的中間層，其中該中間層包括相對於該S/D區之較高的摻雜物濃度。
  25. 如申請專利範圍第24項之方法，其中該中間層包括大於該S/D區之最大摻雜物濃度的每立方公分(cm)至少 1E20個原子之最大摻雜物濃度。
TW106128625A 2016-09-30 2017-08-23 包括利用接觸電阻減少層的源極／汲極區之穿隧電晶體 TW201828476A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/US2016/054732 WO2018063315A1 (en) 2016-09-30 2016-09-30 Tunneling transistors including source/drain regions employing contact resistance reducing layer
??PCT/US16/54732 2016-09-30

Publications (1)

Publication Number Publication Date
TW201828476A true TW201828476A (zh) 2018-08-01

Family

ID=61762855

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106128625A TW201828476A (zh) 2016-09-30 2017-08-23 包括利用接觸電阻減少層的源極／汲極區之穿隧電晶體

Country Status (2)

Country Link
TW (1) TW201828476A (zh)
WO (1) WO2018063315A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355504B2 (en) * 2018-05-31 2022-06-07 Intel Corporation Anti-ferroelectric capacitor memory cell

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8994104B2 (en) * 1999-09-28 2015-03-31 Intel Corporation Contact resistance reduction employing germanium overlayer pre-contact metalization
US7166897B2 (en) * 2004-08-24 2007-01-23 Freescale Semiconductor, Inc. Method and apparatus for performance enhancement in an asymmetrical semiconductor device
US7465976B2 (en) * 2005-05-13 2008-12-16 Intel Corporation Tunneling field effect transistor using angled implants for forming asymmetric source/drain regions
JP2012164699A (ja) * 2011-02-03 2012-08-30 Toshiba Corp 半導体装置
US9728639B2 (en) * 2015-01-02 2017-08-08 Samsung Electronics Co., Ltd. Tunnel field effect transistors having low turn-on voltage

Also Published As

Publication number Publication date
WO2018063315A1 (en) 2018-04-05

Similar Documents

Publication Publication Date Title
TWI742142B (zh) 用於兩側金屬化之半導體裝置的背側源極／汲極替換
TWI789352B (zh) 積體電路及形成其之方法
US11588052B2 (en) Sub-Fin isolation schemes for gate-all-around transistor devices
TWI811363B (zh) 使用犧牲源極／汲極層增加的電晶體源極／汲極接觸面積
CN108713254B (zh) 用于减小电容和电阻的晶体管栅极沟槽工程
TWI770052B (zh) 包括採用雙電荷摻雜劑之源極／汲極的電晶體
TW201737349A (zh) 具有熱效能提升之電晶體
TW201834184A (zh) 用於ｉｖ族源極／汲極區域的局部互連
TW201924054A (zh) 用於鍺ｎｍｏｓ電晶體的源極／汲極擴散障壁
TWI781952B (zh) 積體電路及形成其之方法和互補金氧半導體裝置
CN111108606A (zh) 具有纳米线的堆叠薄膜晶体管
TW201814901A (zh) 具晶格匹配閘極結構之電晶體
EP4109549A1 (en) Substrate-less integrated circuit structures
TW201924065A (zh) 用於應變電晶體的磊晶氧化物插塞
US20220199615A1 (en) Substrate-less vertical diode integrated circuit structures
TW201828476A (zh) 包括利用接觸電阻減少層的源極／汲極區之穿隧電晶體
TW201824553A (zh) 包含經接觸溝渠處理之源極／汲極區域的穿隧電晶體
TWI761363B (zh) 積體電路、ｃｍｏｓ裝置、電腦系統及形成積體電路的方法
TW201824554A (zh) 包括使用碳基蝕刻停止層之源極／汲極區的穿隧式電晶體
CN111033753A (zh) 针对锗nmos晶体管的用以减少源极/漏极扩散的经掺杂的sti
US20230126135A1 (en) Forksheet transistor with asymmetric dielectric spine
US20200279910A1 (en) Reducing off-state leakage in semiconductor devices
CN116314194A (zh) 使用沟道高度和间隔调制的高电压（hv）和低电压（lv）晶体管结构的共同集成