CN220984552U - MicroLED显示组件 - Google Patents

Abstract

本实用新型提供了MicroLED显示组件，包括：驱动底板，所述驱动底板上规则配置有相互独立的驱动电极，且各驱动电极表面形成有对应的第二键合层；基于任意一位置和/或角度键合于所述驱动底板上的半导体发光结构，所述半导体发光结构包括依次堆叠的第一半导体层、发光层及第二半导体层，且所述半导体发光结构上规则形成有与驱动电极匹配的像素单元，各像素单元表面形成有对应的第一键合层；每个第二键合层至少与一个第一键合层接触。其能够在无需键合预对位的前提下直接进行键合操作，提高键合效率的同时节约工序。

Description

MicroLED显示组件

技术领域

本实用新型涉及半导体技术领域，尤其是一种MicroLED显示组件。

背景技术

MicroLED具有亮度高、效率高、可靠性高等特点，是微显示技术未来的发展方向。微显示像素单元的大小一般在20μm(微米)以下，并且发光像素单元需直接与驱动板上用于控制像素单元的驱动电极触点进行物理连接，对器件加工工艺要求较高，尤其是当像素单元尺寸进一步缩小时，如何实现像素单元与驱动电极触点的对位，为光刻及键合(bonding)工艺带来了巨大挑战。

目前，像素单元与驱动电极触点一般通过以下两种方式进行对位：

1)像素单元与驱动电极触点一一对位后再进行键合操作。该方法对预对位的精度要求很高，同时对键合材料、键合面平整度、翘曲度等要求极高，容易因对位偏移或局部偏移导致出现部分像素单元无法点亮的情况。

2)先将发光材料整体键合至驱动板上，再根据驱动板上的标记点对发光材料进行光刻图形化处理，在驱动板的电极触点上形成像素单元。该方法需要在键合后加工较多工序，可能会对驱动板的性能产生一定影响。

实用新型内容

为了克服以上不足，本实用新型提供了一种MicroLED显示组件，能够在无需键合预对位的前提下直接进行键合操作，提高键合效率的同时节约工序。

本实用新型提供的技术方案为：

一方面，本实用新型提供了一种MicroLED显示组件，包括：

驱动底板，所述驱动底板上规则配置有相互独立的驱动电极，且各驱动电极表面形成有对应的第二键合层；

基于任意一位置和/或角度键合于所述驱动底板上的半导体发光结构，所述半导体发光结构包括依次堆叠的第一半导体层、发光层及第二半导体层，且所述半导体发光结构上规则形成有与驱动电极匹配的像素单元，各像素单元表面形成有对应的第一键合层；每个第二键合层至少与一个第一键合层接触。

本实用新型提供的MicroLED显示组件，键合过程中无需预对位，基于任意一位置和/或角度将半导体发光结构键合于驱动底板上，保证驱动底板上的一驱动电极至少能够驱动一个像素单元，且同一像素单元不会同时被两个驱动电极驱动，节约键合过程中的工序，且半导体发光结构上可以制备更高像素密度的像素单元。键合完成后，去除了生长衬底的半导体发光结构表面平整，更有利于进行后续其他光学设计，便于应用。

附图说明

图1为本实用新型中生长衬底表面形成半导体发光结构示意图；

图2为本实用新型中沿第二半导体层对沟槽区域进行刻蚀直至第一半导体层形成像素单元示意图；

图3为本实用新型采用了图2所示方法形成像素单元的实例中形成第一键合层的示意图；

图4为本实用新型中驱动底板示意图；

图5为本实用新型对第二键合层配置的一实例示意图；

图6为本实用新型对第二键合层配置的另一实例示意图；

图7为本实用新型采用了图2所示方法形成像素单元的实例中键合后的结构示意图；

图8为本实用新型一实例中圆形第一键合层示意图；

图9为本实用新型一实例中方形第二键合层示意图；

图10为图8所示第一键合层和图9所示第二键合层键合后一种结构示意图；

图11为图8所示第一键合层和图9所示第二键合层键合后另一种结构示意图；

图12为图8所示第一键合层和图9所示第二键合层键合后另一种结构示意图；

图13为本实用新型另一实例中第一键合层和第二键合层键合后一种结构示意图；

图14为本实用新型另一实例中第一键合层和第二键合层键合后另一种结构示意图；

图15为本实用新型另一实例中第一键合层和第二键合层键合后另一种结构示意图。

附图标记：

10-生长衬底，20-半导体发光结构，21-第一半导体层，22-第二半导体层，30-沟槽，40-像素单元，50-第一键合层，60-驱动底板，70-第二键合层。

具体实施方式

为了更清楚地说明本实用新型实施案例或现有技术中的技术方案，下面将对照附图说明本实用新型的具体实施方式。显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。

本实用新型的提供的一种MicroLED显示组件制备方法，包括：

S10、提供待像素化的半导体发光结构20，半导体发光结构20包括依次堆叠于生长衬底10表面的第一半导体层21、发光层(图中未示出)及第二半导体层22，且半导体发光结构表面被划分为

用于形成像素单元的像素区域和形成于像素单元之间的沟槽区域，如图1所示。

半导体发光结构20的厚度为1μm～10μm，可以选用各种波段的二元、三元、四元材料进行制备，这里不做具体限定，可根据实际应用进行选定。第一半导体层21和第二半导体层22的类型同样可以根据应用需求确定，如一实例中，第一半导体层为N型GaN层，第二半导体层为P型GaN层等。生长衬底可以为蓝宝石衬底、硅衬底、Cu衬底等。

像素区域和沟槽区域的划分同样根据应用需求确定，不同的像素单元之间配置沟槽位置，各像素单元所在的位置形成像素区域，各沟槽所在的位置形成沟槽区域。

S20、于像素区域的各像素单元表面形成对应的第一键合层。

为了后续的键合操作，在像素单元表面形成第一键合层，在此之前，需确保半导体发光结构上的像素单元相互绝缘，保证后续在工作中像素单元之间的电流不会横向扩展。

实际应用中，若半导体发光结构材料中第二半导体层自身电阻率非常大，电流横向扩展困难，则该实施例中只需根据像素区域和沟槽区域的划分，在像素区域表面形成对应的欧姆接触电极和键合层(对应上述第一键合层)即可，欧姆接触电极可以由ITO、Pt、Ag、Ni等材料制备而成，键合层可以由Sn、In、Cu、Au等导电金属或及其合金制备。形成第一键合层之前，可以在半导体发光结构表面的沟槽区域通过光刻或纳米压印的方式形成浅槽，以明确像素区域。像素单元表面第一键合层的形状可以根据需求进行确定，如可以为圆形、方形等规则形状；像素单元的尺寸一般为0.1μm～10μm，像素单元之间沟槽的宽度为0.01μm～5μm。且为了后续工艺加工，形成的像素单元通常规则排列于生长衬底和第一半导体层上。在第一半导体层为N型GaN层，第二半导体层为P型GaN层的实例中，直接沿着P型GaN层表面的形成P型欧姆接触层和键合层。

在另一实施例中，对沟槽区域进行处理得到像素单元，包括：沿第二半导体层22对沟槽区域进行刻蚀直至第一半导体层21，在像素单元之间形成沟槽30，使完整的半导体发光结构被区隔为独立的微小单元，形成像素单元40，如图2所示；之后在像素单元40表面形成对应的欧姆接触电极和键合层(对应上述第一键合层50)，如图3所示。欧姆接触电极可以由ITO、Pt、Ag、Ni等材料制备而成，键合层可以由Sn、In、Cu、Au等导电金属或及其合金制备。刻蚀之前，可以在半导体发光结构表面的沟槽区域通过光刻或纳米压印的方式形成浅槽，以此后续沿着该浅槽进行刻蚀。像素单元表面第一键合层50的形状可以根据需求进行确定，如可以为圆形、方形等规则形状；像素单元的尺寸一般为0.1μm～10μm，像素单元之间沟槽30的宽度为0.01μm～5μm，沟槽30深度为0.1μm～1μm。且为了后续工艺加工，形成的像素单元40通常规则排列于生长衬底和第一半导体层上。在第一半导体层为N型GaN层，第二半导体层为P型GaN层的实例中，沿着P型GaN层刻蚀至N型GaN层形成对应的像素单元，之后在像素单元表面形成P型欧姆接触层和键合层。

该实施例中，像素单元侧壁与沟槽区域底部之间的夹角≥90°。当像素单元侧壁与沟槽区域底部之间的夹角＞90°，刻蚀完成后像素单元呈现正梯形结构，后续将其翻转180°键合至驱动底板上后，像素单元在驱动底板上呈现倒梯形结构。基于此，沿第二半导体层对沟槽区域进行刻蚀直至第一半导体层，形成像素单元之后，进一步在像素单元的侧壁形成金属反射层，并于沟槽区域填充绝缘材料(不超出第一键合层的上表面)。反射层材料和绝缘材料可以为SiO₂、SiN、Al₂O₃、Ti₂O₃等不导电材料。相较于键合后的像素单元呈现正梯形或垂直结构来说，倒梯形结构的像素单元与该反射层结合能够一定程度上提高显示组件的出光效率。

另一实施例中，对沟槽区域进行处理得到像素单元，包括：沿沟槽区域进行离子注入(如注入氩离子、氧离子等)操作，形成像素单元。这一过程中，沿半导体发光结构表面的沟槽区域注入隔离沟槽，使完整的半导体发光结构被区隔为独立的微小单元，提高各像素单元下方第二半导体层之间的电阻率，使得电流无法在第二半导体之间横向扩展，达到个像素单元能够分别被驱动的目的，之后在像素单元表面形成对应的欧姆接触电极和键合层(对应上述第一键合层)，欧姆接触电极可以由ITO、Pt、Ag、Ni等材料制备而成，键合层可以由Sn、In、Cu、Au等导电金属或及其合金制备。离子注入之前，可以在半导体发光结构表面的沟槽区域通过光刻或纳米压印的方式形成浅槽，以此后续沿着该浅槽进行离子注入和第一键合层的形成。像素单元表面第一键合层的形状可以根据需求进行确定，如可以为圆形、方形等规则形状；像素单元的尺寸一般为0.1μm～10μm，像素单元之间沟槽的宽度为0.01μm～5μm。且为了后续工艺加工，形成的像素单元通常规则排列于生长衬底和第一半导体层上。在第一半导体层为N型GaN层，第二半导体层为P型GaN层的实例中，沿着P型GaN层的沟槽区域进行离子注入操作，之后在像素单元表面形成P型欧姆接触层和键合层。

S30、提供驱动底板，驱动底板上配置有相互独立的驱动电极，且各驱动电极表面形成有对应的第二键合层，如图4所示。

驱动底板60表面形成有导电线路，为像素单元提供驱动，且驱动底板上配置有相互独立的驱动电极，并分别于各驱动电极表面形成第二键合层70，驱动电极可以由Cu、Al、Au、W等金属材料制备而成，第二键合层70可以由Sn、In、Cu、Au等导电金属或及其合金制备。

为了实现基于任意一位置和/或角度进行键合后，每个第二键合层至少能与一个第一键合层接触的目的，基于第一键合层的排布方式及其外形，对第二键合层的外形和尺寸进行配置，配置规则包括：一第二键合层在任意一位置和/或角度覆于最大空隙区域(由多个第一键合层之间形成)表面时能与至少一个第一键合层接触，且相邻第二键合层之间的间隙大于第一键合层外形尺寸的最大值。

实际应用中，像素单元通常规则排列，此时最大空隙区域由前后左右相邻的4个像素单元表面的第一键合层50确定，为了保证任意一位置和/或角度下键合时，第二键合层70不会落入该最大空隙区域中，基于该最大空隙对第二键合层70的外形和尺寸进行配置，理论上来说，第二键合层70可以为任意的形状和尺寸，甚至可以为不规则的形状，只要其覆于上述最大空隙区域表面时，保证至少和一个第一键合层50接触即可。在其他实施例中，即便像素单元的排列不规则，基于其排列方式，确定像素单元之间的最大空隙区域，基于该最大空隙区域对第二键合层70的外形和尺寸进行配置即可实现实用新型目的。应当理解，上述第二键合层覆于最大空隙区域表面并不表示第二键合层完全覆盖住最大空隙区域，任意一位置/角度下部分覆盖时第二键合层能与至少一个第一键合层接触同样能实现实用新型目的。

一实例中，假定第一键合层50的外形为圆形，第二键合层的外形为方形，且均均匀排布，存在如图5所示的a1和a2两种同时与4个圆相切的情况，在a1的情况下，只要限定第二键合层的短边边长大于对角两个第一键合层之间的最小距离即可实现实用新型目的；在a2的情况下，只要在该方形尺寸的基础上限定第二键合层的短边边长较大一些即可(长边边长相等，短边边长稍大；或两个边长都稍大)。

一实例中，假定第一键合层50的外形为正方形，第二键合层的外形为方形，且均均匀排布，存在如图6所示的a3和a4两种同时与4个正方形相接的情况，在a3的情况下，只要限定第二键合层的短边边长大于对角两个第一键合层之间的最小距离即可实现实用新型目的；在a4的情况下，若第二键合层基于该正方形的尺寸进行限定，存在不能实现实用新型目的的情况。

基于两个实例中可以看出，若第二键合层的外形为凸形结构，第二键合层最小外接矩形的短边边长大于对角第一键合层之间的最小距离的限定条件下能够实现实用新型目的。但是，应当理解，在第二键合层的外形存在为凹形结构时，上述限定条件不一定能实现实用新型目的。是以，以上仅示例性的给出两种应用中对于第二键合层的配置，实际应用对于第二键合层的排布、尺寸形状等参数，均需依据第一键合层的情况进行确定，不论像素单元是否均匀排布、第一键合层是否为规则形状，基于第一键合层配置第二键合层满足上述预设条件即可。

此外，为了避免出现同一像素单元同时被两个驱动电极驱动，造成驱动电极因出现短路现象而损坏，进一步限定相邻第二键合层70之间的间隙大于第一键合层50外形尺寸的最大值，即相邻第二键合层70的缝隙之间能够至少容纳一个第一键合层50。外形尺寸具体指第一键合层外形上的尺寸值，具体值由第一键合层的形状确定：假定第一键合层为圆形，则其外形尺寸为其直径，此时第二键合层之间的间隙大于第一键合层的直径；假定第一键合层为矩形，则其外形尺寸的最大值为其长边边长，此时第二键合层之间的间隙大于第一键合层的长边边长；假定第一键合层为正六边形，则其外形尺寸的最大值为相对的两个顶点之间的距离，以此类推。

S40、基于任意一位置和/或角度，将半导体发光结构键合至驱动底板上，每个第二键合层70至少与一个第一键合层50接触。

键合过程中，无需进行预对位操作，直接将形成有像素单元的半导体发光结构键合至驱动底板上，基于第一键合层50和第二键合层70的设计，确保了每个第二键合层70至少与一个第一键合层50接触，且同一像素单元不会同时被两个驱动电极驱动。在像素单元之间形成有如图2所示沟槽的实施例中，键合后的结构如图7所示。

S50、去除半导体发光结构上的生长衬底，完成MicroLED显示组件的制备。

生长衬底的去除方法应用中根据选定的生长衬底采用相应的去除方法(激光剥离、干法刻蚀、湿法刻蚀等)即可，如一实例中，采用硅衬底作为生长衬底时，将其半导体发光结构键合至支撑基板表面之后，采用激光剥离硅衬底。

与上述制备方法相对应的，本实用新型还提供一种MicroLED显示组件，包括：驱动底板，驱动底板上规则配置有相互独立的驱动电极，且各驱动电极表面形成有对应的第二键合层；基于任意一位置和/或角度键合于驱动底板上的半导体发光结构，半导体发光结构包括依次堆叠的第一半导体层、发光层及第二半导体层，且半导体发光结构上规则形成有与驱动电极匹配的像素单元，各像素单元表面形成有对应的第一键合层；每个第二键合层至少与一个第一键合层接触。

该MicroLED显示组件中，半导体发光结构的厚度为1μm～10μm，可以选用各种波段的二元、三元、四元材料进行制备，这里不做具体限定，可根据实际应用进行选定。第一半导体层和第二半导体层的类型同样可以根据应用需求确定，如一实例中，第一半导体层为N型GaN层，第二半导体层为P型GaN层等。

各像素单元的第二半导体层之间相互绝缘，可以通过多种方式实现，包括：半导体发光结构中像素单元之间形成由第二半导体层刻蚀至第一半导体层的沟槽、各像素单元的第二半导体层中注入预设离子、采用高电阻率半导体材料等。

在半导体发光结构中像素单元之间形成有由第二半导体层刻蚀至第一半导体层的沟槽的实施例中，首先沿第二半导体层22对沟槽区域进行刻蚀直至第一半导体层21，使完整的半导体发光结构被区隔为独立的微小单元，形成像素单元40，如图2所示；之后在像素单元40表面形成对应的欧姆接触电极和键合层(对应上述第一键合层50)，如图3所示。欧姆接触电极可以由ITO、Pt、Ag、Ni等材料制备而成，键合层可以由Sn、In、Cu、Au等导电金属或及其合金制备。刻蚀之前，可以在半导体发光结构表面的沟槽区域通过光刻或纳米压印的方式形成浅槽，以此后续沿着该浅槽进行刻蚀。像素单元表面第一键合层50的形状可以根据需求进行确定，如可以为圆形、方形等规则形状；像素单元的尺寸一般为0.1μm～10μm，像素单元之间沟槽30的宽度为0.01μm～5μm，沟槽30深度为0.1μm～1μm。且为了后续工艺加工，形成的像素单元40通常规则排列于生长衬底和第一半导体层上。在第一半导体层为N型GaN层，第二半导体层为P型GaN层的实例中，沿着P型GaN层刻蚀至N型GaN层形成对应的像素单元，之后在像素单元表面形成P型欧姆接触层和键合层。

该实施例中，像素单元侧壁与沟槽区域底部之间的夹角≥90°。当像素单元侧壁与沟槽区域底部之间的夹角＞90°，刻蚀完成后像素单元呈现正梯形结构，后续将其翻转180°键合至驱动底板上后，像素单元在驱动底板上呈现倒梯形结构。基于此，沿第二半导体层对沟槽区域进行刻蚀直至第一半导体层，形成像素单元之后，进一步在像素单元的侧壁形成金属反射层，并于沟槽区域填充绝缘材料(不超出第一键合层的上表面)。反射层材料和绝缘材料可以为SiO₂、SiN、Al₂O₃、Ti₂O₃等不导电材料。以此，倒梯形结构的像素单元与该反射层结合能够一定程度上提高显示组件的出光效率。

在各像素单元的第二半导体层中注入预设离子的实施例中，对沟槽区域进行处理包括：沿沟槽区域进行离子注入(如注入氩离子、氧离子等)操作，形成像素单元。这一过程中，沿半导体发光结构表面的沟槽区域注入隔离沟槽，使完整的半导体发光结构被区隔为独立的微小单元，提高各像素单元下方第二半导体层之间的电阻率，使得电流无法在第二半导体之间横向扩展，达到个像素单元能够分别被驱动的目的，之后在像素单元表面形成对应的欧姆接触电极和键合层(对应上述第一键合层)，欧姆接触电极可以由ITO、Pt、Ag、Ni等材料制备而成，键合层可以由Sn、In、Cu、Au等导电金属或及其合金制备。离子注入之前，可以在半导体发光结构表面的沟槽区域通过光刻或纳米压印的方式形成浅槽，以此后续沿着该浅槽进行离子注入和第一键合层的形成。像素单元表面第一键合层的形状可以根据需求进行确定，如可以为圆形、方形等规则形状；像素单元的尺寸一般为0.1μm～10μm，像素单元之间沟槽的宽度为0.01μm～5μm。且为了后续工艺加工，形成的像素单元通常规则排列于生长衬底和第一半导体层上。在第一半导体层为N型GaN层，第二半导体层为P型GaN层的实例中，沿着P型GaN层的沟槽区域进行离子注入操作，之后在像素单元表面形成P型欧姆接触层和键合层。

在采用高电阻率半导体材料的实施例中，直接在像素区域表面形成对应的欧姆接触电极和键合层(对应上述第一键合层)即可，欧姆接触电极可以由ITO、Pt、Ag、Ni等材料制备而成，键合层可以由Sn、In、Cu、Au等导电金属或及其合金制备。形成第一键合层之前，可以在半导体发光结构表面的沟槽区域通过光刻或纳米压印的方式形成浅槽，以明确像素区域。像素单元表面第一键合层的形状可以根据需求进行确定，如可以为圆形、方形等规则形状；像素单元的尺寸一般为0.1μm～10μm，像素单元之间沟槽的宽度为0.01μm～5μm。且为了后续工艺加工，形成的像素单元通常规则排列于生长衬底和第一半导体层上。在第一半导体层为N型GaN层，第二半导体层为P型GaN层的实例中，沿着P型GaN层表面的形成P型欧姆接触层和键合层。

驱动底板表面形成有导电线路，为像素单元提供驱动，且驱动底板上配置有相互独立的驱动电极，并分别于各驱动电极表面形成第二键合层，驱动电极可以由Cu、Al、Au、W等金属材料制备而成，第二键合层可以由Sn、In、Cu、Au等导电金属或及其合金制备。

为了实现基于任意一位置和/或角度进行键合后，每个第二键合层至少能与一个第一键合层接触的目的，基于第一键合层的排布方式及其外形，对第二键合层的外形和尺寸进行配置，配置规则包括：一第二键合层在任意一位置和/或角度覆于最大空隙区域(由多个第一键合层之间形成)表面时能与至少一个第一键合层接触，且相邻第二键合层之间的间隙大于第一键合层外形尺寸的最大值。

实际应用中，像素单元通常规则排列，此时最大空隙区域由前后左右相邻的4个像素单元表面的第一键合层50确定，为了保证任意一位置和/或角度下键合时，第二键合层70不会落入该最大空隙区域中，基于该最大空隙对第二键合层70的外形和尺寸进行配置，理论上来说，第二键合层70可以为任意的形状和尺寸，甚至可以为不规则的形状，只要其覆于上述最大空隙区域表面时，保证至少和一个第一键合层50接触即可。在其他实施例中，即便像素单元的排列不规则，基于其排列方式，确定像素单元之间的最大空隙区域，基于该最大空隙区域对第二键合层70的外形和尺寸进行配置即可实现实用新型目的。应当理解，上述第二键合层覆于最大空隙区域表面并不表示第二键合层完全覆盖住最大空隙区域，任意一位置/角度下部分覆盖时第二键合层能与至少一个第一键合层接触同样能实现实用新型目的。

一实例中，像素单元均匀排列于半导体发光结构上，第一键合层为圆形，第二键合层为方形，第二键合层的短边边长大于对角两个第一键合层之间的最小距离。该实施例中，由于像素单元均匀排布，如图5所示的a1中情况中，同时与四个第一键合层相切的方形实际上为正方形，此时配置第二键合层的短边边长大于对角两个第一键合层之间的最小距离即可实现目的，这里对角两个第一键合层之间的最小距离为正方形的边长。

一实例中，像素单元均匀排列于半导体发光结构上，第一键合层为圆形，第二键合层为方形，第二键合层的短边边长大于相邻两个第一键合层之间的最小距离，长边边长大于等于两个第一键合层中心点之间的距离。该实施例中，由于像素单元均匀排布，如图5所示的a2中情况中，同时与四个第一键合层相切的方形的短边边长为相邻两个第一键合层之间的最小距离，长边边长为相邻两个第一键合层中心点之间的距离，此时在该方形基础上，第二键合层的短边边长大于相邻两个第一键合层之间的最小距离，长边边长大于等于两个第一键合层中心点之间的距离即可实现目的。

一实例中，像素单元均匀排列于半导体发光结构上，第一键合层为方形，第二键合层为方形，第二键合层的短边边长大于对角两个第一键合层之间的最小距离。该实施例中，由于像素单元均匀排布，如图6所示的a3中情况中，同时与四个第一键合层相接的方形实际上为正方形，此时配置第二键合层的短边边长大于对角两个第一键合层之间的最小距离即可实现目的，这里对角两个第一键合层之间的最小距离为正方形的边长。

为了避免出现同一像素单元同时被两个驱动电极驱动，造成驱动电极因出现短路现象而损坏，进一步限定相邻第二键合层70之间的间隙大于第一键合层50外形尺寸的最大值，即相邻第二键合层70的缝隙之间能够至少容纳一个第一键合层50。外形尺寸具体指第一键合层外形上的尺寸值，具体值由第一键合层的形状确定。

基于此，键合过程中，无需进行预对位操作，直接将形成有像素单元的半导体发光结构键合至驱动底板上，基于第一键合层和第二键合层的设计，确保了每个第二键合层至少与一个第一键合层接触，且同一像素单元不会同时被两个驱动电极驱动。在像素单元之间形成有如图2所示沟槽的实施例中，键合后的结构如图7所示。

得到的MicroLED显示组件中，驱动底板上的每个驱动电极上对应至少1个像素单元，由于相邻第二键合层之间的间隙大于第一键合层外形尺寸的最大值，且第二键合层外形尺寸的最小值大于对角第一键合层之间的最小距离，各像素单元间驱动电极提供的电流不会在第二半导体层之间产生横向流动，以此确保像素单元的发光，且生长衬底去除后半导体发光结构中第一半导体层表面是完整的平面，利于制作后续的第一半导体电极与其他的光学结构。

此外，上述实施例中，若由于键合中的偏移造成不同驱动电极驱动像素单元的数量有所差异，于AR(Augmented Real埘，增强现实)、VR(Virtual Reality，虚拟现实)、MR(Mixed Reality，混合现实)、微型投影仪等应用中可以通过对屏幕各像素的亮暗校正来补偿修正，最终满足屏幕各像素间亮度一致性的要求。

虽然上述实施例中的MicroLED显示组件中会出现部分像素单元未与任何驱动电极连接的情况，但在传统的键合工艺中，驱动电极沟槽部分同样不会有可点亮的像素单元，即驱动电极沟槽部分从设计上来说就不存在像素单元，上述实施例中键合前的像素化过程，不仅实现了实用新型目的，同时像素化过程中无需进一步对驱动电极沟槽对应部分的设计，使得整个工艺流程更加简单。且半导体发光结构上可以制备更高像素密度的像素单元，一定程度上可以提高半导体发光结构的利用率。

以下通过实例的方式，对第一键合层和第二键合层不同设计下的键合情况进行说明：

一实例中，像素单元均匀形成于半导体发光结构上，且配置第一键合层50为圆形，如图8所示。驱动底板上第二键合层70为方形，如图9所示。将半导体发光结构键合至驱动底板上后，可能出现的其中三种键合情况如图10-图12，从图中可以看出，任何一个位置/角度下键合，第二键合层至少能驱动一个像素单元。

另一实例中，像素单元均匀形成于半导体发光结构上，且配置第一键合层50为圆形。驱动底板上第二键合层为方形，且第二键合层的尺寸远大于第一键合层的尺寸。将半导体发光结构键合至驱动底板上后，可能出现的其中三种键合情况如图13-图15，从图中可以看出，任何一个位置/角度下键合，第二键合层都能驱动多个像素单元。实际应用中，为了减小键合过程中的偏移带来的差异，可以通过配置第二键合层和第一键合层的尺寸差异来实现，两个键合层的尺寸差异越大，偏差带来的影响越小。

应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (9)

1.一种MicroLED显示组件，其特征在于，包括：

驱动底板，所述驱动底板上规则配置有相互独立的驱动电极，且各驱动电极表面形成有对应的第二键合层；

基于任意一位置和/或角度键合于所述驱动底板上的半导体发光结构，所述半导体发光结构包括依次堆叠的第一半导体层、发光层及第二半导体层，且所述半导体发光结构上规则形成有与驱动电极匹配的像素单元，各像素单元表面形成有对应的第一键合层；每个第二键合层至少与一个第一键合层接触。

2.如权利要求1所述的MicroLED显示组件，其特征在于，所述驱动底板上，一第二键合层在任意一位置和/或角度覆于多个第一键合层之间形成的最大空隙区域表面时能与至少一个第一键合层接触，且相邻第二键合层之间的间隙大于第一键合层外形尺寸的最大值。

3.如权利要求2所述的MicroLED显示组件，其特征在于，所述像素单元均匀排列于半导体发光结构上，所述第一键合层为圆形，第二键合层为方形，所述第二键合层的短边边长大于对角两个第一键合层之间的最小距离。

4.如权利要求2所述的MicroLED显示组件，其特征在于，所述像素单元均匀排列于半导体发光结构上，所述第一键合层为圆形，第二键合层为方形，所述第二键合层的短边边长大于相邻两个第一键合层之间的最小距离，长边边长大于等于两个第一键合层中心点之间的距离。

5.如权利要求2所述的MicroLED显示组件，其特征在于，所述像素单元均匀排列于半导体发光结构上，所述第一键合层为方形，第二键合层为方形，所述第二键合层的短边边长大于对角两个第一键合层之间的最小距离。

6.如权利要求1-5任意一项所述的MicroLED显示组件，其特征在于，所述半导体发光结构中像素单元之间形成有由第二半导体层刻蚀至第一半导体层的沟槽。

7.如权利要求6所述的MicroLED显示组件，其特征在于，所述半导体发光结构中像素单元之间形成有由第二半导体层刻蚀至第一半导体层的沟槽时，所述像素单元侧壁与沟槽区域底部之间的夹角≥90°。

8.如权利要求7所述的MicroLED显示组件，其特征在于，所述像素单元的侧壁形成有金属反射层，且沟槽内填充有绝缘材料。

9.如权利要求1-5任意一项所述的MicroLED显示组件，其特征在于，所述各像素单元的第二半导体层中注入有预设离子。