CN220983345U - 芯片测试装置 - Google Patents
芯片测试装置 Download PDFInfo
- Publication number
- CN220983345U CN220983345U CN202322649303.3U CN202322649303U CN220983345U CN 220983345 U CN220983345 U CN 220983345U CN 202322649303 U CN202322649303 U CN 202322649303U CN 220983345 U CN220983345 U CN 220983345U
- Authority
- CN
- China
- Prior art keywords
- chip
- connection blocks
- chip testing
- testing apparatus
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 72
- 238000011156 evaluation Methods 0.000 claims description 48
- 239000002131 composite material Substances 0.000 claims description 6
- 238000004891 communication Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 6
- 238000005245 sintering Methods 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 238000003466 welding Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本实用新型涉及射频通信领域,特别涉及一种芯片测试装置,所述芯片测试装置包括底座;多个槽,所述多个槽位于所述底座外侧;多个连接块,所述多个连接块具有适配多个SMP连接器的多个孔;其中,所述多个连接块可拆卸地安装在所述多个槽中,所述多个槽提供可以进行电连接的触点。
Description
技术领域
本实用新型涉及射频通信领域,特别涉及一种芯片测试装置。
背景技术
现有技术为了实现对芯片产品性能的全面测试,通常针对待测芯片开发评估板,通过同轴射频电缆和测试仪器互连,测试芯片性能,常规的评估板多采用同轴连接器。
目前,对于芯片通道数较多的情况,常规的同轴连接器形式的传输结构主要存在以下几点问题:
(1)评估板体积过大,导致电路走线较长,资源损耗大,同轴连接器本身尺寸较大,对于通道数较多的情况,需要放置多个接头,导致评估板体积较大。
(2)测试板的连接头需要花费较长时间拧接,严重影响测试效率,且每个同轴连接器都需要单独手拧,频繁拧动接头难以保证接头接触的一致性,影响测试精度。
因此,如何设计出一种小型化、可快速互连、测试精准的芯片测试装置,是一个亟需解决的问题。
实用新型内容
本实用新型的目的在于提供一种芯片测试装置,旨在简化排查与测试评估板,解决芯片测试装置体积过大的问题,以及可以保持测试的稳定性。
本实用新型的实施方式公开了一种芯片测试装置,所述芯片测试装置包括:
底座;
多个槽,所述多个槽位于所述底座外侧;
多个连接块,所述多个连接块具有适配多个SMP连接器的多个孔;
其中,所述多个连接块可拆卸地安装在所述多个槽中,所述多个槽提供可以进行电连接的触点。
可选地,所述多个槽和所述多个连接块具有位置适配的定位孔,通过定位销可拆卸地安装于所述定位孔以实现所述连接块可拆卸地安装在所述槽中。
可选地,相邻的两个所述连接块可拆卸地固定连接。
可选地,所述连接块具有凸部和/或凹槽,相邻的所述连接块通过所述凸部和所述凹槽的相互嵌合形成复合连接块。
可选地,所述底座具有螺孔,通过螺栓将用于测试所述芯片的评估板与所述底座固定安装。
可选地,所述多个槽和所述多个连接块螺接在一起。
可选地,所述多个SMP连接器和所述多个孔烧接,所述多个SMP连接器与所述触点电连接。
可选地,相邻的所述多个孔贴近彼此边缘。
可选地,所述芯片固定安装在所述评估板上。
可选地,所述多个SMP连接器与测试所述芯片的外部设备插接。
可选地,所述底座为框形结构。
本实用新型实施方式与现有技术相比其效果在于:本实用新型的芯片测试装置包含底座和多个用于安装连接块的槽,连接块具有可以与SMP连接器烧接的孔,SMP连接器的前端针头通过孔与评估板的触点焊接,实现测试芯片的功能,本实用新型的方案极大缩小了测试评估板装置的体积,使用可拆卸连接的连接块极大利于测试排查和复用。
附图说明
图1是一种现有芯片测试装置的示意图;
图2是根据本实用新型实施例的一种芯片测试装置的示意图;
图3是根据本实用新型实施例的一种芯片测试装置的拆分结构示意图;
图4是根据本实用新型实施例的一种烧接结构的示意图。
具体实施方式
下面结合具体实施例和附图对本实用新型做进一步说明。可以理解的是,此处描述的具体实施例仅仅是为了解释本实用新型,而非对本实用新型的限定。此外,为了便于描述,附图中仅示出了与本实用新型相关的部分而非全部的结构或过程。应注意的是,在本说明书中,相似的标号和字母在下面的附图中表示类似项。
应当理解的是,虽然在本文中可能使用了术语“第一”、“第二”等等来描述各个特征,但是这些特征不应当受这些术语限制。使用这些术语仅仅是为了进行区分,而不能理解为指示或暗示相对重要性。举例来说,在不背离示例性实施例的范围的情况下,第一特征可以被称为第二特征,并且类似地第二特征可以被称为第一特征。
为使本实用新型的目的、技术方案和优点更加清楚,下面将结合附图对本实用新型的实施方式作进一步地详细描述。
图1是一种现有芯片测试装置的示意图。
如图1所示,现有芯片测试装置在测试待测芯片140的评估板130的周围设置有多个同轴连接器120,多个同轴连接器120与评估板130之间电连接以导通信号。
一方面,同轴连接器120通过螺纹结构固定安装在评估板130的周围,需要先将螺纹结构的螺母,即同轴接口,安装在评估板130上,然后再将同轴连接器120与同轴接口进行旋紧,值得注意的是,由于同轴接口的口径需要大于同轴连接器120的口径大小,因此,常规的同轴连接器120与同轴接口组成的螺纹结构具有相当可观的体积,每个相邻的同轴连接器120的间距甚至超过了同轴连接器本身的口径大小,同轴连接器120本身的尺寸较大,在需要更多测试通道数量的情况下,安装多个同轴连接器120会导致现有芯片测试装置体积较大的问题。
另一方面,当评估板130的面积过大时,需要更多的测试通道,导致评估板130与同轴连接器120之间实现电连接的电路走线更长,损耗更多的板材资源。
此外,在测试过程中,同轴连接器120的一部分需要固定在评估板130上,同轴连接器120的另一部分是螺纹结构,与外部测量仪器通过导线进行螺纹连接,在频繁拧动或螺紧的情况下,容易导线与同轴连接器120之间的连接出现松动,影响测试的精度,且导线与同轴连接器120之间的连接需要单独手拧,不可避免地花费较高人力成本,影响测试的效率。
本实用新型的芯片测试装置可以解决以上现有技术存在问题,本实用新型的芯片测试装置是基于SMP连接器开发的毫米波接口结构,用于毫米波多通道芯片的测试。
本实用新型的芯片测试装置采用具有体积小、频带宽、可盲插等优点的SMP连接器,SMP连接器固定在连接块的孔中,每个SMP连接器之间的间距远小于SMP连接器的口径大小,连接块可拆卸地固定安装在芯片测试装置的槽内,无需手拧等复杂的连接手法,外部测试仪器的导线直接盲插在SMP连接器上,与现有技术相比,本实用新型的芯片测试装置具有更小的体积和更为便捷的插接测试设备线路的接口。
图2是根据本实用新型实施例的一种芯片测试装置的示意图。
图3是根据本实用新型实施例的一种芯片测试装置的拆分结构示意图。
如图2所示,本实用新型的芯片测试装置具有多个连接块220,多个连接块220具有适配多个SMP连接器的多个孔221。
参考图3,本实用新型的芯片测试装置还包括底座201、多个槽202、定位孔205和多个SMP连接器230。
结合图2和图3所示的芯片测试装置,对该装置进一步说明。
本实用新型的芯片测试装置可拆卸地安装有评估板210,评估板210固定在底座201上,在评估板210上固定安装有芯片240。
作为一种实施方式,底座201为框形结构,所谓框型结构是指底座201具有周边框架以及由周边框架围成的凹槽(具有底部)或开口(上下贯通没有底部),在图示的例子中,为开口;其中,周边框架具有至少两边,以确保评估板210可以安装在周边框架的边上即可,在图示的例子中,框架具有四边,其中一边具有缺口,其他三边完整。值得注意的是,本申请中,底座201起到支撑安装评估板210的作用,其形状不限于图示中的例子,可以是其他能够起到支撑作用的形状或结构。尽管本实用新型的底座201在实施方式中描述为框形结构,可以理解的是,底座201作为一种支撑体,主要目的在于提供评估板210稳定且合适的安置平台,该平台不应当指定为光滑的平面,而是仅表示作为评估板210和SMP230连接器的固定连接的平台,最重要的是,框形不应作为本实用新型的限制条件,底座201的形状应以本领域技术人员在实际应用场景中的具体操作为准,框形结构的底座仅作为一种优选地稳定评估板的平台设计形状。
作为一种实施方式,底座201具有螺孔204,评估板210通过螺栓与底座201固定安装,底座201的外侧设置多个槽202,多个连接块220被可拆卸地固定安装在多个槽202中,多个连接块220具有适配多个SMP连接器230的多个孔221,多个SMP连接器230和多个孔221烧接,并且多个SMP连接器230前端的针状接头通过导电胶与多个槽202提供的触点进行电连接,其中,多个SMP连接器230为测试芯片的外部设备提供对外的射频接口,SMP连接器230与外部设备插接以实现通信。
如上所述的多个SMP连接器230和多个孔221的烧接,其中,烧接是指在SMP连接器的外侧涂抹导电胶,通过加热的方式粘接到目标结构件上。
值得注意的是,将评估板210通过螺栓固定安装在底座201上,其中,螺纹连接为实现固定安装的一种常规技术手段,旨在稳固地安置评估板210和芯片240,螺纹连接的方式不应作为本实用新型的限制条件。
如图3所示,多个槽202和多个连接块220具有位置适配的定位孔205,通过定位销可拆卸地安装于定位孔205以实现连接块220可拆卸地安装在槽202中。槽202的形状与多个连接块220的复合结构相适应,为减小测试装置的体积,优选地,将多个连接块220固定在两个槽202中。本申请中,槽202起到固定多个连接块220作用,并为多个连接块220提供可以与评估板210实现电连接的触点,槽202的形状不限于图示中的例子,可以是其他能够起到固定作用的形状或结构,槽202的数量可以根据连接块220的数量进行调节,不应作为本实用新型的限制条件。
通过将定位销可拆卸地与定位孔205连接以确定多个连接块220的安装位置,对于确定安装位置的连接块220,将连接块220与槽202螺接固定。如图3所示,每个连接块220上具有两角对应的1对定位孔205,槽202具有与定位孔205位置对应的定位孔205,定位销穿过定位孔205,对连接块220的位置进行限定,再通过螺栓将连接块220固定在槽202中。定位孔205起到限定多个连接块220位置的作用,其数量和位置以起到限定连接块220的位置为准,不局限于图示例子。
值得注意的是,需要测试的芯片240固定安装在评估板210上,评估板210通过螺栓固定安装在底座201的平面上,螺纹连接为实现固定安装的一种技术手段,旨在实现评估板和芯片240与底座201的固定,螺纹连接不应作为本实用新型的限制条件。
具体地,本申请的芯片测试装置的一种安装步骤可以包括:
步骤1:将多个SMP连接器230烧接在多个连接块220的多个孔221中;
步骤2:将评估板210通过螺栓固定安装在底座201的平台上,底座201作为支撑体为评估板210和需要测试的芯片240提供支撑平台;
步骤3:将步骤1中完成的烧接结构可拆卸地固定安装在多个槽202中;
步骤4:将多个SMP连接器230与评估板210的检测触点通过锡焊焊接,经过电连接实现信号的导通。
值得注意的是,多个SMP连接器230与评估板210的电连接的触点通过锡焊焊接,锡焊为实现电连接的一种技术手段,锡焊不应作为本实用新型的限制条件,具体应以本领域技术人员可以导通SMP连接器和评估板之间的信号为基准。
根据步骤1和步骤3,将多个SMP连接器230烧接在多个连接块220的多个孔221中,将烧接结构可拆卸地固定安装在多个槽202中,SMP连接器230前端的针形接头与评估板210的检测触点焊接。其中,烧接结构为SMP连接器230的外侧与连接块220的孔221的内壁的烧接,多个烧接结构组合实现多个SMP连接器230的连排。
上述举例为本实用新型的芯片测试装置的一种特别示例,各个部件的先后安装顺序不影响本实用新型的芯片测试装置正常工作的情况下,不应作为本实用新型的限制条件。
参考图3,连接块220具有凸部22和/或凹槽223,相邻的连接块220通过凸部22和凹槽223的相互嵌合形成复合连接块,该种结构设计便于解焊多个连接块220和对齐多个SMP连接器230。
具体地,一种举例中,SMP连接器230与评估板210接触的位置通过锡焊固定连接,若每个连接块220具有4个孔221,则每个烧接结构上有4个SMP连接器230,如果连接块220之间为非可拆卸的固定安装形式,则8个SMP连接器在同一块烧接结构上,当替换评估板210时,需要同时解除8个SMP连接器230与评估板210接触的位置的焊点,然而,同时解除焊点对于技术人来说较难操作,若采用本实用新型的连接块220相互嵌合拼接成复合连接块的形式,只同时解除4个焊点就可以将烧接结构取下来,同时解除4个焊点是容易的。
图3所示的例子中,本实用新型的相互连接的两个连接块220的一方设置为凸部222或者凹槽223中的一个,另一方设置为凸部222或者凹槽223中的另一个,凸部222和凹槽223可以相互嵌合,该凹凸配合结构可以限定彼此的嵌合位置,矫正多个SMP连接器230的位置,避免多个连接块220上的多个SMP连接器230的错位,错位将造成SMP连接器230与评估板210之间电连接的触点接触不良,影响测试效果。
多个连接块220具有互相嵌合的凸部222和凹槽223,可以实现两个独立的烧结结构间的紧配合,并保证多个SMP连接器230在一条线上,减少装配的误差。
进一步地,将多个连接块220做成分体式的可拆卸结构,便于将SMP连接器230烧接在多个连接块220上,然后通过螺栓将烧接结构固定到槽202中,底座201和多个连接块220都可以单独复用,极大地增加了使用的灵活性,有效降低成本。
值得注意的是,本实用新型的一种举例中,多个烧接结构组合实现多个SMP连接器230的连排,多个SMP连接器230被布置为整齐排列的连排,旨在避免不规则的排列带来的整体装置体积变大的情况,还可以减少SMP连接器230与评估板210电接触的装配误差。
上述举例中,说明了SMP连接器230单层排列的结构,SMP连接器230的排列方式基于评估板210的数量和大小决定,若采用多个评估板210,则SMP连接器230的排列方式可以为多层多列的排列形式,例如,2个评估板210分别上下安装在芯片测试装置的主体上,若每个评估板210需要16个连接通道,则需要为评估板210设置32个触点,分别与32个SMP连接器230实现电连接,为了减小测试装置的体积以及装配误差,SMP连接器230和连接块220可以被配置为整齐排列的双排烧接结构,具体地,在每个槽202中上下两排放置2个烧接结构,或者,还可以分上下两个槽放置烧接结构,每排布置两个通过凸部222和凹槽223紧配合的复合连接块,每个连接块220上具有4个SMP连接器230,与该槽202对应的底座201的一侧槽202中按照相同排列方式布置另外16个SMP连接器230。
图4是根据本实用新型实施例的一种烧接结构的示意图。
作为一种实施方式,相邻的多个孔221贴近彼此边缘,以最小化多个孔221之间的间距大小,对于烧接在多个孔221中的多个SMP连接器230,可以极大缩短相邻的SMP连接器230的间距。
烧接结构是多个SMP连接器230通过涂抹并加热导电胶的方式粘接到多个连接块220的结构。
一种举例中,将4个SMP连接器230并排安装在第一连接块220a中,形成第一烧接结构410,将4个SMP连接器230并排安装在第二连接块220b中,形成第二烧接结构420,通过拼接第一烧接结构410与第二烧接结构420之间有互相嵌合的凹凸,可以拼接实现8个SMP连接器230的并排放置,缩短相邻的SMP连接器间距利于实现芯片测试装置结构小型化。
值得注意的是,优选地,相邻的孔221的间距为5mm,烧接在其中的SMP连接器230的相邻间距为5mm,相邻的孔221的间距为5mm仅作为特别示例,在实际应用场景中,间距可以小于5mm或大于5mm,本实用新型的芯片测试装置旨在减小装置的体积。
将SMP连接器230设计成一排有利于小型化芯片测试装置的结构、减少电路走线和降低材料损耗,通过直接对插的连接方式使评估板与外部测试仪器导通,极大地提高了芯片测试的效率。
本实用新型的说明性实施例包括但不限于一种芯片测试装置。
将使用本领域技术人员通常采用的术语来描述说明性实施例的各个方面,以将他们工作的实质传达给本领域其他技术人员。然而,对于本领域技术人员来说,使用部分所描述的特征来施行一些替代性实施例是显而易见的。出于解释的目的,阐述了具体的数字和配置,以便对说明性实施例进行更加透彻的理解。然而,对于本领域技术人员来说显而易见的是,可以在没有具体细节的情况下实施替代实施例。在一些其他情况下,本文省略或简化了一些众所周知的特征,以避免使本实用新型的说明性实施例模糊不清。
此外,各种操作将以最有助于理解说明性实施例的方式被描述为多个彼此分离的操作;然而,描述的顺序不应被解释为暗示这些操作必须依赖描述的顺序,其中的许多操作可以被并行地、并发地或者同时实施。此外,各项操作的顺序也可以被重新安排。当所描述的操作完成时,所述处理可以被终止,但是还可以具有未包括在附图中的附加步骤。所述处理可以对应于方法、函数、规程、子例程、子程序等等。
说明书中对“一种举例”、“举例中”、“一种实施例”、“一种实施方式”等的引用表示所描述的实施例可以包括特定特征、结构或性质,但是每个实施例也可能或不是必需包括特定的特征、结构或性质。而且,这些短语不一定是针对同一实施例。此外,当结合具体实施例描述特定特征,本领域技术人员的知识能够影响到这些特征与其他实施例的结合,无论这些实施例是否被明确描述。
除非上下文另有规定,否则术语“包含”、“具有”和“包括”是同义词。短语“A和/或B”表示“(A)、(B)或(A和B)”。
在此处所提供的说明书中,说明了大量具体细节。然而,能够理解,本实用新型的实施例可以在没有这些具体细节的情况下实践。在一些实例中,并未详细示出公知的方法、结构和技术,以便不模糊对本说明书的理解。
类似地,应当理解,为了精简本实用新型并帮助理解各个实用新型方面中的一个或多个,在上面对本实用新型的示例性实施例的描述中,本实用新型的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而,并不应将该公开的方法解释成反映如下意图:即所要求保护的本实用新型要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说,如权利要求书所反映的那样,实用新型方面在于少于前面公开的单个实施例的所有特征。因此,遵循具体实施方式的权利要求书由此明确地并入该具体实施方式,其中每个权利要求本身都作为本实用新型的单独实施例。
本领域那些技术人员可以理解,可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件,以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外,可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述,本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的替代特征来代替。
此外,本领域的技术人员能够理解,尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征,但是不同实施例的特征的组合意味着处于本实用新型的范围之内并且形成不同的实施例。例如,在权利要求书中,所要求保护的实施例的任意之一都可以以任意的组合方式来使用。
Claims (11)
1.一种芯片测试装置,其特征在于,包括:
底座;
多个槽,所述多个槽位于所述底座外侧;
多个连接块,所述多个连接块具有适配多个SMP连接器的多个孔;
其中,所述多个连接块可拆卸地安装在所述多个槽中,所述多个槽提供可以进行电连接的触点。
2.根据权利要求1所述的芯片测试装置,其特征在于,所述多个槽和所述多个连接块具有位置适配的定位孔,通过定位销可拆卸地安装于所述定位孔以实现所述连接块可拆卸地安装在所述槽中。
3.根据权利要求1或2任一项所述的芯片测试装置,其特征在于,相邻的两个所述连接块可拆卸地固定连接。
4.根据权利要求3所述的芯片测试装置,其特征在于,所述连接块具有凸部和/或凹槽,相邻的所述连接块通过所述凸部和所述凹槽的相互嵌合形成复合连接块。
5.根据权利要求1所述的芯片测试装置,其特征在于,所述底座具有螺孔,通过螺栓将用于测试所述芯片的评估板与所述底座固定安装。
6.根据权利要求1所述的芯片测试装置,其特征在于,所述多个槽和所述多个连接块螺接在一起。
7.根据权利要求1所述的芯片测试装置,其特征在于,所述多个SMP连接器和所述多个孔烧接,所述多个SMP连接器与所述触点电连接。
8.根据权利要求7所述的芯片测试装置,其特征在于,相邻的所述多个孔贴近彼此边缘。
9.根据权利要求5所述的芯片测试装置,其特征在于,所述芯片固定安装在所述评估板上。
10.根据权利要求1所述的芯片测试装置,其特征在于,所述多个SMP连接器与测试所述芯片的外部设备插接。
11.根据权利要求1所述的芯片测试装置,其特征在于,所述底座为框形结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202322649303.3U CN220983345U (zh) | 2023-09-27 | 2023-09-27 | 芯片测试装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202322649303.3U CN220983345U (zh) | 2023-09-27 | 2023-09-27 | 芯片测试装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN220983345U true CN220983345U (zh) | 2024-05-17 |
Family
ID=91063518
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202322649303.3U Active CN220983345U (zh) | 2023-09-27 | 2023-09-27 | 芯片测试装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN220983345U (zh) |
-
2023
- 2023-09-27 CN CN202322649303.3U patent/CN220983345U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6924437B1 (en) | Techniques for coupling an object to a circuit board using a surface mount coupling device | |
US20140111239A1 (en) | Localized printed circuit board layer extender apparatus for relieving layer congestion near high pin-count devices | |
US4516072A (en) | Device for use in testing printed circuit board components | |
US6300781B1 (en) | Reliable method and apparatus for interfacing between a ball grid array handler and a ball grid array testing system | |
CN111707929A (zh) | 一种pga封装微波测试夹具 | |
CN220983345U (zh) | 芯片测试装置 | |
CN210956937U (zh) | 滤波器模块及afu天线 | |
CN215529426U (zh) | Pcb封装 | |
CN210015206U (zh) | 转接电路板以及相应的转接夹具架构 | |
CN211856799U (zh) | 集成电路ic载板植球后测试仪器 | |
CN218122028U (zh) | 电路板测试定位治具 | |
US20060281364A1 (en) | Area array device test adapter | |
CN216817389U (zh) | 一种面向无线模组开发调试的底板及装置 | |
CN218958049U (zh) | 一种多通道可拆卸表面贴装集束电缆连接装置 | |
US6712622B1 (en) | Connector termination adapter | |
CN219676198U (zh) | 一种测试机 | |
CN218445829U (zh) | 一种用于柔性线路板的射频测试探针模块 | |
CN217521290U (zh) | 一种光模块测试系统 | |
CN217643852U (zh) | 一种pcb板 | |
CN221224145U (zh) | 一种vpx振动测试工装 | |
CN216144912U (zh) | 一种电路板调试测试系统 | |
CN221405954U (zh) | 测试治具 | |
CN212674983U (zh) | 转接传输结构和测试设备 | |
CN221748640U (zh) | 一种兼容不同芯片封装引脚尺寸的测试用印刷电路板 | |
CN221102472U (zh) | 一种嵌入式通信板卡连接器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |