CN220855132U - 一种低功耗的芯片电源检测电路 - Google Patents

Abstract

本实用新型涉及芯片电源检测技术领域,公开了一种低功耗的芯片电源检测电路，包括第一负载支路、第一施密特触发器、第二负载支路、第一储能单元、PMOS管P4、第二施密特触发器、第一开关单元、第二开关单元和反相单元；对于本实用新型，当芯片电源电压上升到第一施密特触发器的翻转电压时，第一施密特触发器输出翻转，从而实现芯片电源电压上升检测；另外由于PMOS管P4关断，因此在芯片电源电压上升时第一开关单元、第二开关单元、和第二滤波单元均不工作，从而能降低功耗。

Description

一种低功耗的芯片电源检测电路

技术领域

本实用新型涉及芯片电源检测技术领域，具体涉及一种低功耗的芯片电源检测电路。

背景技术

目前芯片内部都会集成电源检测电路来对芯片的电源电压进行检测，从而判断芯片的电源电压是否过低和是否符合要求，以及在芯片电源电压过低时输出异常信号和芯片电源电压符合要求时输出正常信号。其中异常信号用于让芯片处于复位状态，防止芯片数字电路程序跑飞和进入错误状态；正常信号用于解除芯片的复位状态，让芯片能够正常工作。

对于现有的烟雾检测和智能水表等领域，由于需要几年更换一次电池，所以对芯片的功耗提出了很高的要求，往往需要芯片的工作电流小于1uA，所以对内部的电源检测电路的功耗提出了很高的要求，其功耗最好是pA级别。

常见的复位电路有RC复位电路，虽然该电路的功耗非常低，但是仅能在芯片电源电压上升时进行检测，不能对芯片电源电压下降进行检测。另外还有通过增加基准电压模块例如带隙基准模块来提供一个稳定的参考电压，通过将该参考电压和芯片的电源电压进行比较，从而能对芯片的电源电压上升和下降都进行检测，但是这种方式存在的缺点是由于需要额外的基准电压模块，并且功耗电流较大，往往是几微安，高的话甚至达到几十微安，并不适用于低功耗芯片。

实用新型内容

鉴于背景技术的不足，本实用新型提供了一种低功耗的芯片电源检测电路，能低功耗的对芯片的电源电压上升和下降进行检测。

为解决以上技术问题，本实用新型提供了如下技术方案：一种低功耗的芯片电源检测电路，包括第一负载支路、第一施密特触发器、第二负载支路、第一储能单元、PMOS管P4、第二施密特触发器、第一开关单元、第二开关单元和反相单元；

所述第一负载支路的输入端和第二负载支路的输入端电连接，用于输入芯片电源电压，所述第一负载支路在芯片电源电压大于第一阈值时导通，所述第二负载支路在芯片电源电压大于第二阈值时导通；

所述第一负载支路的输出端分别与所述第一开关单元的输入端和第一施密特触发器的输入端电连接，所述第一开关单元的输出端接地；

所述第二负载支路的输出端分别与第一储能单元和PMOS管P4的源极电连接，PMOS管P4的栅极用于输入所述芯片电源电压，PMOS管P4的漏极分别与第二开关单元的输入端和第二施密特触发器的输入端电连接；

所述第二施密特触发器的输出端分别与第一开关单元的控制端和反相单元的输入端电连接，在输出高电平信号时驱动第一开关单元导通；反相单元的输出端与第二开关单元的控制端电连接，在输出高电平信号时驱动第二开关单元导通，第二开关单元的输出端接地。

在某种实施方式中，所述第一负载支路包括至少一个第二PMOS管和电阻R1，每个第二PMOS管的栅极与其漏极电连接；

当第二PMOS管的数量为一个时，第二PMOS管的源极用于输入所述芯片电源电压，第二PMOS管的漏极与电阻R1一端电连接，电阻R1另一端为第一负载支路的输出端；

当第二PMOS管的数量大于一时，所有第二PMOS管依次串联，所述串联为前端的第二PMOS管的漏极与后端的第二PMOS管的源极电连接，首端第二PMOS管的源极用于输入所述芯片电源电压，末端第二PMOS管的漏极与电阻R1一端电连接，电阻R1另一端为第一负载支路的输出端。

在某种实施方式中，所述第二负载支路包括至少一个第三PMOS管，每个第三PMOS管的栅极与其漏极电连接；

当第三PMOS管的数量为一个时，第三PMOS管的源极用于输入所述芯片电源电压，第三PMOS管的漏极为第二负载支路的输出端；

当第三PMOS管的数量大于一时，所有第三PMOS管依次串联，所述串联为前端的第三PMOS管的漏极与后端的第三PMOS管的源极电连接，首端第三PMOS管的源极用于输入所述芯片电源电压，末端第三PMOS管的漏极为第二负载支路的输出端。

在某种实施方式中，所述第一储能单元包括电容C1，所述第二负载支路的输出端与电容C1一端电连接，电容C1另一端接地。

在某种实施方式中，所述第一开关单元包括NMOS管N3，NMOS管N3的漏极为第一开关单元的输入端，NMOS管N3的栅极为第一开关单元的控制端，NMOS管N3的源极为第一开关单元的输出端。

在某种实施方式中，所述第二开关单元包括电阻R2和NMOS管N2，电阻R2一端为第二开关单元的输入端，与PMOS管P4的漏极电连接，电阻R2另一端与NMOS管N2的漏极，NMOS管N2的栅极为第二开关单元的控制端，NMOS管N2的源极为第二开关单元的输出端。

在某种实施方式中，所述反相单元包括反相器INV，反相器INV的输入端为反相单元的输入端，反相器INV的输出端为反相单元的输出端。

在某种实施方式中，本实用新型还包括第一滤波单元和第二滤波单元，所述第一负载支路的输出端与所述第一滤波单元电连接，所述PMOS管P4的漏极与第二滤波单元电连接。

在某种实施方式中，所述第一滤波单元包括电容C3，所述第二滤波单元包括电容C2；所述第一负载支路的输出端与电容C3一端电连接，电容C3另一端接地；PMOS管P4的漏极与电容C2一端电连接，电容C2另一端接地。

本实用新型与现有技术相比所具有的有益效果是：对于本实用新型，当芯片电源电压上升到第一施密特触发器的翻转电压时，第一施密特触发器输出翻转，从而实现芯片电源电压上升检测；另外由于PMOS管P4关断，因此在芯片电源电压上升时第一开关单元、第二开关单元、和第二滤波单元均不工作，从而能降低功耗；

当芯片电源电压下降至PMOS管P4导通时，第二滤波单元开始充电，第二施密特触发器的输入端电压上升，当第二滤波单元的电荷使第二施密特触发器的输出翻转时，第一开关单元导通，反相单元将第二开关单元关断，而第一开关单元导通后会将第一施密特触发器的输入端的电压拉低，从而使第一施密特触发器的输出翻转，从而实现芯片电源电压下降检测。

附图说明

图1为实施例中的本实用新型的电路图；

图2为图1所示电路的部分电气节点的时序图；

图3为图1所示电路的仿真图。

具体实施方式

现在结合附图对本实用新型作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本实用新型的基本结构，因此其仅显示与本实用新型有关的构成。

如图1所示，一种低功耗的芯片电源检测电路，包括第一负载支路1、第一滤波单元3、第一施密特触发器SMT1、第二负载支路2、第一储能单元4、PMOS管P4、第二滤波单元5、第二施密特触发器SMT2、第一开关单元6、第二开关单元7和反相单元8；

第一负载支路1的输入端和第二负载支路2的输入端电连接，用于输入芯片电源电压VDD，第一负载支路1在芯片电源电压大于第一阈值时导通，第二负载支路2在芯片电源电压大于第二阈值时导通；

第一负载支路1的输出端分别与第一滤波单元3、第一开关单元6的输入端和第一施密特触发器SMT1的输入端电连接，第一开关单元6的输出端接地；

第二负载支路2的输出端分别与第一储能单元4和PMOS管P4的源极电连接，PMOS管P4的栅极用于输入芯片电源电压VDD，PMOS管P4的漏极分别与第二滤波单元5、第二开关单元7的输入端和第二施密特触发器SMT2的输入端电连接；

第二施密特触发器SMT2的输出端分别与第一开关单元6的控制端和反相单元8的输入端电连接，在输出高电平信号时驱动第一开关单元6导通；反相单元8的输出端与第二开关单元7的控制端电连接，在输出高电平信号时驱动第二开关单元7导通，第二开关单元7的输出端接地。

具体地，在图1中，第一负载支路包括一个第二PMOS管P2和电阻R1，第二PMOS管P2的栅极与其漏极电连接；第二PMOS管P2的源极用于输入芯片电源电压VDD，第二PMOS管P2的漏极与电阻R1一端电连接，电阻R1另一端为第一负载支路1的输出端。

对于图1所示的第一负载支路1，第二PMOS管P2的栅极与漏极电连接，此时第二PMOS管P2相当于二极管，此时可以将第二PMOS管P2的正向导通压降Vp2作为第一负载支路1的第一阈值。

在某种实施方式中，可以通过调整第二PMOS管P2的数量来调整第一阈值的大小，当第二PMOS管P2的数量大于一时，所有第二PMOS管P2依次串联，串联为前端的第二PMOS管P2的漏极与后端的第二PMOS管P2的源极电连接，首端第二PMOS管P2的源极用于输入芯片电源电压VDD，末端第二PMOS管P2的漏极与电阻R1一端电连接，电阻R1另一端为第一负载支路1的输出端。

在某种实施方式中，可以通过调整第二PMOS管P2的尺寸来调整第一阈值的大小。

具体地，在图1中，第二负载支路2包括一个第三PMOS管P1，第三PMOS管P1的栅极与其漏极电连接；第三PMOS管P1的源极用于输入芯片电源电压VDD，第三PMOS管P1的漏极为第二负载支路2的输出端。

同样地，对于图1所示的第二负载支路2，第三PMOS管P1的栅极与漏极电连接，此时第三PMOS管P1相当于二极管，此时可以将第三PMOS管P1的正向导通压降Vp1作为第二负载支路2的第一阈值。

在某种实施方式中，可以通过调整第三PMOS管P1的数量来调整第二阈值的大小；当第三PMOS管P1的数量大于一时，所有第三PMOS管P1依次串联，串联为前端的第三PMOS管P1的漏极与后端的第三PMOS管P1的源极电连接，首端第三PMOS管P1的源极用于输入芯片电源电压VDD，末端第三PMOS管P1的漏极为第二负载支路2的输出端。

在某种实施方式中，可以通过调整第三PMOS管P1的尺寸来调整第二阈值的大小。

具体地，在图1中，第一滤波单元3包括电容C3，第一储能单元4包括电容C1，第二滤波单元5包括电容C2；第一负载支路1的输出端与电容C3一端电连接，电容C3另一端接地；第二负载支路2的输出端与电容C1一端电连接，电容C1另一端接地；PMOS管P4的漏极与电容C2一端电连接，电容C2另一端接地。

具体地，在图1中，第一开关单元6包括NMOS管N3，NMOS管N3的漏极为第一开关单元6的输入端，NMOS管N3的栅极为第一开关单元6的控制端，NMOS管N3的源极为第一开关单元6的输出端。

具体地，在图1中，第二开关单元7包括电阻R2和NMOS管N2，电阻R2一端为第二开关单元7的输入端，与PMOS管P4的漏极电连接，电阻R2另一端与NMOS管N2的漏极，NMOS管N2的栅极为第二开关单元7的控制端，NMOS管N2的源极为第二开关单元7的输出端。

具体地，在图1中，反相单元8包括反相器INV，反相器INV的输入端为反相单元的输入端，反相器INV的输出端为反相单元的输出端。

对图1所示电路的期间的功能进行分析：

其中电容C1用于存储电荷，保持节点V1的电压，电容C2和电容C3用于稳压滤波；电阻R1和电阻R2用于限流，减小在电源检测点附件的电流；信号VDD_RESET是本实用新型的输出信号，当信号VDD_RESET为1即高电平时，说明芯片电源电压VDD大于电压检测点，当信号VDD_RESET为0即低电平时，说下芯片电源电压VDD(下面简称VDD)小于电压检测点。

对图1所示电路的原理进行分析：

首先需要了第二PMOS管P2的正向导通压降Vp2(下面简称Vp2)，第三PMOS管P1的正向导通压降Vp1(下面简称Vp1)，第一施密特触发器SMT1从低到高的翻转电压为VH2，从高到低的翻转电压为VL2，第二施密特触发器SMT2的从低到高的翻转电压为VH1，第二施密特触发器SMT2的从高到低的翻转电压为VL1；其中VH2、VL2、VH1和VL1的取值都可以依据实际需求设置；

当VDD从0开始上升，分别通过第二PMOS管P2和第三PMOS管P1对电容C3和电容C1充电，使节点V1的电压和节点V2的电压开始上升，其中，V1＝VDD-Vp1，V2＝VDD-Vp2；

由于PMOS管P4的栅极接了VDD，处于截止状态，所以电压V3为0。根据施密特触发器的原理可知，由于V2<VH1，所以第一施密特触发器SMT1的输出V4为0，此时NMOS管N3的栅压是0，NMOS管N3截止，反相器INV的输出V5为1，NMOS管N2导通，控制电压V3为0；

随着VDD的不断上升，节点V2的电压也不断升高，当V2>VH2时，第二施密特触发器SMT2输出会从低变高，那么此时信号VDD_RESET从0变成1。所以本实用新型的上升电压检测点电压为VH2+Vp2

当VDD高于上升电压检测点后，由于NMOS管N3截止，PMOS管P4截止，施密特触发器正常工作时也不消耗电流，所以整个电路基本没有功耗；

当VDD从高开始下降，由二极管的单向导电特性可知，节点V1的电压并不会随着VDD而下降，并且由于电容C1的存在，节点V1的电压会保持住；当VDD<V1-VTP时，PMOS管P4会导通，由于限流电阻R2的存在，NMOS管N2虽然此时是导通的，但是电压V3还是会上升；

当V3>VH1时，第二施密特触发器SMT2输出翻转，V4＝1，V5＝0，此时NMOS管N2会截止，电压V3会维持住，并且NMOS管N3导通，将电压V2拉低，此时第一施密特触发器SMT1的输出会由高变低，信号VDD_RESET从1变成0，所以本实用新型的电压下降检测点电压为V1-VTP，而V1取决于在VDD下降之前的最高电压。整个电路的相关节点的信号波形图如图2所示，仿真图如图3所示，从图3中可以得到，对应的电压上升检测电压点大约是2.32V，对应的是电压下降检测电压点，大约是3.35V。在常温25℃，工艺TT，VDD＝5V时，第一施密特触发器SMT1输出高电平时，电路的工作电流是9.38pA，几乎等于没有，这个属于是器件的漏电流Ioff。因此整个电路仅在检测点附近，数字逻辑翻转时会有一定的功耗，而且电压上升检测点和电压下降检测点的电压值可以根据实际需求配置

综上，对于本实用新型，当芯片电源电压VDD上升到第一施密特触发器SMT1的翻转电压时，第一施密特触发器SMT1输出翻转，从而实现芯片电源电压上升检测；另外由于PMOS管P4关断，因此在芯片电源电压上升时第一开关单元6、第二开关单元7和第二滤波单元5均不工作，从而能降低功耗；

当芯片电源电压VDD下降至PMOS管P4导通时，第二滤波单元C2开始充电，第二施密特触发器SMT2的输入端电压上升，当第二施密特触发器SMT2的输出翻转时，第一开关单元6导通，反相单元8将第二开关单元7关断，而第一开关单元6导通后会将第一施密特触发器SMT1的输入端的电压拉低，从而使第一施密特触发器SMT1的输出翻转，从而实现芯片电源电压VDD的下降检测。

上述依据本实用新型为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项实用新型技术思想的范围内，进行多样的变更以及修改。本项实用新型的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。

Claims (9)

1.一种低功耗的芯片电源检测电路，其特征在于，包括第一负载支路、第一施密特触发器、第二负载支路、第一储能单元、PMOS管P4、第二施密特触发器、第一开关单元、第二开关单元和反相单元；

所述第一负载支路的输入端和第二负载支路的输入端电连接，用于输入芯片电源电压，所述第一负载支路在芯片电源电压大于第一阈值时导通，所述第二负载支路在芯片电源电压大于第二阈值时导通；

所述第一负载支路的输出端分别与所述第一开关单元的输入端和第一施密特触发器的输入端电连接，所述第一开关单元的输出端接地；

所述第二负载支路的输出端分别与第一储能单元和PMOS管P4的源极电连接，PMOS管P4的栅极用于输入所述芯片电源电压，PMOS管P4的漏极分别与第二开关单元的输入端和第二施密特触发器的输入端电连接；

所述第二施密特触发器的输出端分别与第一开关单元的控制端和反相单元的输入端电连接，在输出高电平信号时驱动第一开关单元导通；反相单元的输出端与第二开关单元的控制端电连接，在输出高电平信号时驱动第二开关单元导通，第二开关单元的输出端接地。

2.根据权利要求1所述的一种低功耗的芯片电源检测电路，其特征在于，所述第一负载支路包括至少一个第二PMOS管和电阻R1，每个第二PMOS管的栅极与其漏极电连接；

当第二PMOS管的数量为一个时，第二PMOS管的源极用于输入所述芯片电源电压，第二PMOS管的漏极与电阻R1一端电连接，电阻R1另一端为第一负载支路的输出端；

当第二PMOS管的数量大于一时，所有第二PMOS管依次串联，所述串联为前端的第二PMOS管的漏极与后端的第二PMOS管的源极电连接，首端第二PMOS管的源极用于输入所述芯片电源电压，末端第二PMOS管的漏极与电阻R1一端电连接，电阻R1另一端为第一负载支路的输出端。

3.根据权利要求1所述的一种低功耗的芯片电源检测电路，其特征在于，所述第二负载支路包括至少一个第三PMOS管，每个第三PMOS管的栅极与其漏极电连接；

当第三PMOS管的数量为一个时，第三PMOS管的源极用于输入所述芯片电源电压，第三PMOS管的漏极为第二负载支路的输出端；

当第三PMOS管的数量大于一时，所有第三PMOS管依次串联，所述串联为前端的第三PMOS管的漏极与后端的第三PMOS管的源极电连接，首端第三PMOS管的源极用于输入所述芯片电源电压，末端第三PMOS管的漏极为第二负载支路的输出端。

4.根据权利要求1所述的一种低功耗的芯片电源检测电路，其特征在于，所述第一储能单元包括电容C1，所述第二负载支路的输出端与电容C1一端电连接，电容C1另一端接地。

5.根据权利要求1所述的一种低功耗的芯片电源检测电路，其特征在于，所述第一开关单元包括NMOS管N3，NMOS管N3的漏极为第一开关单元的输入端，NMOS管N3的栅极为第一开关单元的控制端，NMOS管N3的源极为第一开关单元的输出端。

6.根据权利要求1所述的一种低功耗的芯片电源检测电路，其特征在于，所述第二开关单元包括电阻R2和NMOS管N2，电阻R2一端为第二开关单元的输入端，与PMOS管P4的漏极电连接，电阻R2另一端与NMOS管N2的漏极，NMOS管N2的栅极为第二开关单元的控制端，NMOS管N2的源极为第二开关单元的输出端。

7.根据权利要求1所述的一种低功耗的芯片电源检测电路，其特征在于，所述反相单元包括反相器INV，反相器INV的输入端为反相单元的输入端，反相器INV的输出端为反相单元的输出端。

8.根据权利要求1所述的一种低功耗的芯片电源检测电路，其特征在于，还包括第一滤波单元和第二滤波单元，所述第一负载支路的输出端与所述第一滤波单元电连接，所述PMOS管P4的漏极与第二滤波单元电连接。

9.根据权利要求1所述的一种低功耗的芯片电源检测电路，其特征在于，所述第一滤波单元包括电容C3，所述第二滤波单元包括电容C2；所述第一负载支路的输出端与电容C3一端电连接，电容C3另一端接地；PMOS管P4的漏极与电容C2一端电连接，电容C2另一端接地。