CN220730798U - 硬盘槽位检测电路、背板模块和主机 - Google Patents

Abstract

本实用新型提供一种硬盘槽位检测电路、背板模块和主机，涉及硬盘检测技术领域，所述电路包括：IO扩展电路、至少两个硬盘模块连接器、至少两个硬盘端口连接器和至少两个硬盘电源控制电路，其中：IO扩展电路分别连接中央处理器、至少两个硬盘模块连接器和至少两个硬盘电源控制电路；各硬盘模块连接器分别连接各自对应的硬盘端口连接器、硬盘电源控制电路和硬盘模块；硬盘端口连接器连接任一主板硬盘端口。本实用新型可实现各主板硬盘端口与硬盘模块中硬盘槽位的匹配，避免硬盘模块与主板硬盘端口之间的连接错误，提高生产加工效率，降低设备成本。

Description

硬盘槽位检测电路、背板模块和主机

技术领域

本实用新型涉及硬盘检测技术领域，尤其涉及一种硬盘槽位检测电路、背板模块和主机。

背景技术

随着视频高清化及智能化发展，需要存储的录像、信息特征等需求越发旺盛。网络硬盘录像机或存储NAS(Network Attached Storage，网络附属存储)等带存储介质的设备的硬盘槽位数量需求也从1/2/4槽位向8/16/24/48/64/128槽位增加。因此，在装配8槽位或以上NVR(Network Video Recorder，网络录像机)时，产线工人通过多根SATA(SerialAdvanced Technology Attachment)线缆将主板上SATA端口与背板上SATA端口进行匹配连接，完成主板上SATA端口与背板上SATA端口的一一对应。然而。产线工人在连接多根SATA线缆时的连接错误会导致主板上SATA端口与背板上SATA端口的匹配关系出错。

现有技术中，一方面，通过主板和背板之间采用硬连接方式，将SATA等高速信号采用高速连接器进行互连，进而实现背板上SATA端口与主板上SATA端口在物理上实现一一对应，但是，主板在机箱中的位置固定，主板与背板之间的连接使得背板位置受限，造成主板PCB成本增加，且高速连接器成本较高，进而导致设备成本增加。另一方面，通过拆除背板，采用SATA线缆将主板与硬盘进行连接，但需要用户拆掉机箱盖方式对硬盘进行安装，安装不便，且硬盘故障位置与SATA端口号需要用户自行判断，增加了人力成本。

实用新型内容

本实用新型提供一种硬盘槽位检测电路、背板模块和主机，用以解决现有技术中背板上SATA端口与主板上SATA端口匹配时易出错且成本较高的缺陷，实现各主板硬盘端口与硬盘模块中硬盘槽位的匹配，避免硬盘模块与主板硬盘端口之间的连接错误，提高生产加工效率，降低设备成本。

本实用新型提供一种硬盘槽位检测电路，包括：IO扩展电路、至少两个硬盘模块连接器、至少两个硬盘端口连接器和至少两个硬盘电源控制电路，其中：

所述IO扩展电路分别连接中央处理器、至少两个硬盘模块连接器和至少两个硬盘电源控制电路；各所述硬盘模块连接器分别连接各自对应的硬盘端口连接器、硬盘电源控制电路和硬盘模块；所述硬盘端口连接器连接任一主板硬盘端口；

所述中央处理器用于通过所述IO扩展电路、各所述硬盘端口连接器和各所述硬盘模块连接器检测各所述硬盘模块的在位信号，且通过所述IO扩展电路、各所述硬盘端口连接器和各所述硬盘电源控制电路检测各所述硬盘模块和各所述主板硬盘端口的匹配关系。

根据本实用新型提供的硬盘槽位检测电路，所述硬盘电源控制电路包括开关控制子电路和电源控制子电路，其中：

所述开关控制子电路的输入端连接所述IO扩展电路，所述开关控制子电路的输出端连接所述电源控制子电路的输入端，所述电源控制子电路的输出端连接所述硬盘模块连接器的输入端。

根据本实用新型提供的硬盘槽位检测电路，所述开关控制子电路包括：三极管Q70、电阻R70、电阻R177和电阻R135，其中：

所述电阻R70的一端连接所述电阻R177的一端，且所述电阻R70的一端作为所述开关控制子电路的输入端，所述电阻R177的另一端接地，所述电阻R70的另一端连接所述三极管Q70的基极，所述三极管Q70的集电极连接所述电阻R135的一端，且所述三极管Q70的集电极作为所述开关控制子电路的输出端，所述三极管Q70的发射极和所述电阻R135的另一端均接地。

根据本实用新型提供的硬盘槽位检测电路，所述电源控制子电路包括：电阻R119、RC电路、MOS管Q6和MOS管Q7，其中：

所述电阻R119的一端连接所述RC电路的一端，且所述电阻R119的一端作为所述电源控制子电路的输入端，所述RC电路的另一端连接所述MOS管Q6的源极和第一电源，所述电阻R119的另一端分别连接所述MOS管Q6的栅极和所述MOS管Q7的栅极，所述MOS管Q7的源极连接第二电源，所述MOS管Q6的漏极和所述MOS管Q7的漏极均作为所述电源控制子电路的输出端。

根据本实用新型提供的硬盘槽位检测电路，所述电源控制子电路还包括第一滤波子电路和第二滤波子电路，所述第一滤波子电路连接所述MOS管Q6的漏极，所述第二滤波子电路连接所述MOS管Q7的漏极。

本实用新型还提供一种背板模块，包括背板和上述任一项所述的硬盘槽位检测电路，所述硬盘槽位检测电路设置在所述背板上。

根据本实用新型提供的背板模块，所述背板一侧设置有至少两个槽位，所述背板另一侧设置有至少两个硬盘端口，所述槽位的数量与所述硬盘端口的数量相等。

根据本实用新型提供的背板模块，所述背板设置有硬盘端口的一侧还设置有第一电源插座、第二电源插座、电源转换芯片和供电接口，所述第一电源插座和所述第二电源插座均连接所述电源转换芯片，所述供电接口连接所述电源转换芯片，所述供电接口连接主板供电接口。

本实用新型还提供一种主机，包括：箱体、主板模块、电源模块和上述任一项所述的背板模块，所述主板模块、所述电源模块和所述背板模块均设置于所述箱体内，所述主板模块包括主板供电接口，所述背板模块通过所述主板供电接口连接所述主板模块，所述背板模块还通过I2C总线连接所述主板模块，所述电源模块连接所述背板模块。

根据本实用新型提供的主机，所述主板模块还包括中央处理器和分别连接所述中央处理器的风扇控制电路、至少两个主板硬盘端口和存储器，各所述主板硬盘端口连接所述背板模块。

本实用新型提供的硬盘槽位检测电路、背板模块和主机，在生产装配过程中各硬盘端口连接器连接任意一个主板硬盘端口，通过IO扩展电路、各硬盘端口连接器和各硬盘模块连接器检测各硬盘模块的在位信号，并通过IO扩展电路、各硬盘端口连接器和各硬盘电源控制电路通过对各硬盘模块进行上电控制，实现各主板硬盘端口与硬盘模块的匹配，避免硬盘模块与主板硬盘端口之间的连接错误，提高生产加工效率且降低设备成本。

附图说明

为了更清楚地说明本实用新型或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本实用新型实施例提供的硬盘槽位检测电路的连接示意图；

图2是本实用新型实施例提供的IO扩展电路的电路示意图；

图3是本实用新型实施例提供的硬盘模块连接器的连接示意图；

图4是本实用新型实施例提供的硬盘电源控制电路的连接示意图；

图5是本实用新型实施例提供的硬盘端口连接器的连接示意图；

图6是本实用新型实施例提供的背板的结构示意图之一；

图7是本实用新型实施例提供的背板的结构示意图之二；

图8是本实用新型实施例提供的主机的结构示意图；

图9是本实用新型实施例提供的主板模块的连接示意图。

附图标记：

100：硬盘槽位检测电路；110：IO扩展电路；120：硬盘模块连接器；130：硬盘端口连接器；140：硬盘电源控制电路；141：开关控制子电路；142：电源控制子电路；1421：RC电路；1422：第一滤波子电路；1423：第二滤波子电路；

210：背板；220：槽位；230：硬盘端口；240：第一电源插座；250：第二电源插座；260：电源转换芯片；270：供电接口；

300：主机；310：箱体；320：主板模块；321：主板供电接口；322：中央处理器；323：风扇控制电路；324：主板硬盘端口；325：存储器；330：电源模块；340：硬盘模块。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚，下面将结合本实用新型中的附图，对本实用新型中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

针对现有技术中背板210上SATA端口与主板上SATA端口匹配时易出错且成本较高的问题，本实用新型实施例提供一种硬盘槽位检测电路100，图1是本实用新型实施例提供的硬盘槽位检测电路的连接示意图，如图1所示，该硬盘槽位检测电路100包括：IO扩展电路110、至少两个硬盘模块连接器120、至少两个硬盘端口连接器130和至少两个硬盘电源控制电路140，其中：

所述IO扩展电路110分别连接中央处理器322、至少两个硬盘模块连接器120和至少两个硬盘电源控制电路140；各所述硬盘模块连接器120分别连接各自对应的硬盘端口连接器130、硬盘电源控制电路140和硬盘模块340；所述硬盘端口连接器130连接任一主板硬盘端口324；

所述中央处理器322用于通过所述IO扩展电路110、各所述硬盘端口连接器130和各所述硬盘模块连接器120检测各所述硬盘模块340的在位信号，且通过所述IO扩展电路110、各所述硬盘端口连接器130和各所述硬盘电源控制电路140检测各所述硬盘模块340和各所述主板硬盘端口324的匹配关系。

具体的，如图1所示，硬盘槽位检测电路100中包括IO扩展电路110、N个硬盘电源控制电路140、N个硬盘模块连接器120和N个硬盘端口连接器130，N为大于或等于1的整数，硬盘电源控制电路140、硬盘模块连接器120、硬盘端口连接器130和硬盘模块340的数量相等。IO扩展电路110连接中央处理器322(Central Processing Unit，CPU)，每个硬盘模块连接器120连接一个硬盘模块340和一个硬盘端口连接器130，每个硬盘端口连接器130可以与任意一个主板硬盘端口324连接。针对任一硬盘模块340而言，在硬盘模块340连接对应的硬盘模块连接器120后，改变该硬盘模块连接器120中该硬盘模块340对应的在位信号，例如，在硬盘模块340未连接硬盘模块连接器120时，该硬盘模块连接器120中的在位信号默认为高电平信号，在硬盘模块340连接对应的硬盘模块连接器120后，该在位信号从高电平信号变为低电平信号，CPU322可通过IO扩展电路110获取硬盘模块连接器120中该硬盘模块340对应的在位信号，实现对该硬盘模块340的在位检测。此外，在CPU322确定该硬盘模块340在位后，还可通过IO扩展电路110驱动该硬盘模块340对应的硬盘电源控制电路140为该硬盘模块340进行供电，之后通过硬盘端口连接器130分别与硬盘模块连接器120和主板硬盘端口324连接，且每个硬盘端口连接器130对应一个硬盘模块340，进而确定硬盘模块340与对应主板硬盘端口324的匹配关系。

需要说明的是，硬盘设置在上述硬盘模块340中，硬盘模块340为硬盘的外壳，硬盘模块340具有用于连接计算机的连接器和支架，硬盘模块340在对应槽位220中插拔，意味着硬盘在对应槽位220中插拔，在硬盘模块340插入对应槽位220后，表明该硬盘模块340连接一个硬盘模块连接器120，即，硬盘模块340中的硬盘连接该硬盘模块连接器120。

表1硬盘模块340、硬盘端口连接器130和主板硬盘端口324的连接关系

硬盘模块编号	硬盘端口连接器编号	主板硬盘端口编号
			S1	A1	C5
S2	A2	C3
			S3	A3	C7
S4	A4	C1
			S5	A5	C8
S6	A6	C2
			S7	A7	C4
S8	A8	C6

可选的，各硬盘端口连接器130与各主板硬盘端口324为一一对应关系，且各硬盘端口连接器130与各主板硬盘端口324之间的对应关系不固定，确保各硬盘端口连接器130与各主板硬盘端口324之间不重复连接即可。例如，硬盘端口连接器1301可以连接主板硬盘端口i，i为整数，且1＜i≤N，硬盘端口连接器130N可以连接主板硬盘端口j，j为整数，且1≤j＜N。以8个硬盘模块340、8个硬盘端口连接器130和8个主板硬盘端口324为例，每个硬盘模块340分别对应一个硬盘端口连接器130，则可以存在如表1所示的匹配关系，其中，S表示硬盘模块340，A表示硬盘端口连接器130，C表示主板硬盘端口324，数字表示序号。

进一步的，图2是本实用新型实施例提供的IO扩展电路的电路示意图，如图2所示，IO扩展电路110包括IO扩展芯片，IO扩展芯片的引脚21、引脚2和引脚3均接地。IO扩展芯片的引脚22和引脚23均通过FFC线缆连接CPU322，其中，引脚22用于接收CPU322发送的时钟信号，引脚23用于接收CPU322发送的数据信号。IO扩展芯片的引脚4-引脚11中，每个引脚分别连接一个硬盘模块连接器120，则IO扩展芯片的引脚4-引脚11共计连接8个硬盘模块连接器120。IO扩展芯片的引脚13-引脚20中，每个引脚分别连接一个硬盘电源控制电路140，则IO扩展芯片的引脚13-引脚20共计连接8个硬盘电源控制电路140。

进一步的，图3是本实用新型实施例提供的硬盘模块连接器的连接示意图，如图3所示，硬盘模块连接器120包括第一连接器J16和电阻R256，其中，第一连接器J16的引脚P6连接电阻R256的一端，且电阻R256的另一端连接IO扩展芯片中引脚4-引脚11中的第一目标引脚，CPU322通过FFC线缆对IO扩展芯片进行读写访问，进而获取各硬盘模块连接器120中第一连接器J16的引脚P6对应的在位信号PRN_SATAk，通过检测在位信号PRN_SATAk的电平变化，确定对应硬盘模块340的在位情况，k表示第k个硬盘模块340，且k为整数且1≤k≤N。例如，硬盘模块连接器120的编号为B1时，则硬盘模块连接器120中第一连接器J16的引脚P6连接IO扩展芯片中的引脚4，CPU322可通过IO扩展芯片中的引脚4和硬盘模块连接器120中第一连接器J16的引脚P6，获取对应硬盘模块340的在位信号PRN_SATA1，由于该在位信号PRN_SATA1初始状态下为高电平信号，若该在位信号PRN_SATA1由高电平信号变为低电平信号，则表明硬盘模块340插入对应槽位220，即，该硬盘模块340在位，且硬盘模块340与对应的硬盘模块连接器120连接，若该在位信号PRN_SATA1仍然为高电平信号，则表明硬盘模块340未插入对应槽位220，即，该硬盘模块340未在位，且硬盘模块340未与对应的硬盘模块连接器120连接。

此外，第一连接器J16的引脚P7和引脚13-引脚15连接硬盘电源控制电路140，便于CPU322驱动硬盘电源控制电路140，并通过硬盘模块连接器120对硬盘模块340进行供电，进而检测硬盘模块340的插入状态。此外，硬盘模块连接器120的引脚S2、引脚S3、引脚S5和引脚S6均连接硬盘端口连接器130，在硬盘端口连接器130连接任一主板硬盘端口324的情况下，可进一步实现各主板硬盘端口324与各硬盘模块340的匹配，避免硬盘模块340与主板硬盘端口324之间的连接错误。

进一步的，图4是本实用新型实施例提供的硬盘电源控制电路的连接示意图，如图4所示，所述硬盘电源控制电路140包括开关控制子电路141和电源控制子电路142，其中：

所述开关控制子电路141的输入端连接所述IO扩展电路110，所述开关控制子电路141的输出端连接所述电源控制子电路142的输入端，所述电源控制子电路142的输出端连接所述硬盘模块连接器120的输入端。

进一步的，如图4所示，所述开关控制子电路141包括：三极管Q70、电阻R70、电阻R177和电阻R135，其中：

所述电阻R70的一端连接所述电阻R177的一端，且所述电阻R70的一端作为所述开关控制子电路141的输入端，所述电阻R177的另一端接地，所述电阻R70的另一端连接所述三极管Q70的基极，所述三极管Q70的集电极连接所述电阻R135的一端，且所述三极管Q70的集电极作为所述开关控制子电路141的输出端，所述三极管Q70的发射极和所述电阻R135的另一端均接地。

进一步的，如图4所示，所述电源控制子电路142包括：电阻R119、RC电路1421、MOS管Q6和MOS管Q7，其中：

所述电阻R119的一端连接所述RC电路1421的一端，且所述电阻R119的一端作为所述电源控制子电路142的输入端，所述RC电路1421的另一端连接所述MOS管Q6的源极和第一电源，所述电阻R119的另一端分别连接所述MOS管Q6的栅极和所述MOS管Q7的栅极，所述MOS管Q7的源极连接第二电源，所述MOS管Q6的漏极和所述MOS管Q7的漏极均作为所述电源控制子电路142的输出端。

进一步的，如图4所示，该RC电路1421包括电容C252和电阻R176，该电容C252和该电阻R176并联连接，并联连接后的一端连接电阻R119的一端，且并联连接后的另一端连接MOS管Q6的源极。

进一步的，如图4所示，所述电源控制子电路142还包括第一滤波子电路1422和第二滤波子电路1423，所述第一滤波子电路1422连接所述MOS管Q6的漏极，所述第二滤波子电路1423连接所述MOS管Q7的漏极。

具体的，如图4所示，第一滤波子电路1422包括电容C257和电容C25，且该电容C257和该电容C25并联连接，并联连接后的一端连接MOS管Q6的漏极，且并联连接后的另一端接地。

此外，如图4所示，第二滤波子电路1423包括电容C253和电容C371，且该电容C253和该电容C371并联连接，并联连接后的一端连接MOS管Q7的漏极，且并联连接后的另一端接地。

具体的，初始状态下三极管Q70的基极为低电平信号，因此，初始状态下三极管Q70处于截止状态。在CPU322通过在位信号PRN_SATAk检测到对应的硬盘模块340在位后，CPU322通过FFC线缆控制IO扩展芯片的引脚13-引脚20中的第二目标引脚向对应的硬盘电源控制信号输出上下电控制信号PWREN_SATAk，在上下电控制信号PWREN_SATAk由低电平信号变为高电平信号后，三极管Q70导通，之后，MOS管Q6通过第一子滤波电路，向对应硬盘模块连接器120中第一连接器J16的引脚P13-引脚P15输出12V的第一上下电控制信号VDD12V_SATAk，同时，MOS管Q7通过第二子滤波电路，向对应硬盘模块连接器120中第一连接器J16的引脚P7输出5V的第二上下电控制信号的VDD5V_SATAk，并通过该硬盘模块连接器120为连接的硬盘模块340进行供电。

进一步的，图5是本实用新型实施例提供的硬盘端口连接器的连接示意图，如图5所示，该硬盘端口连接器130包括第二连接器J11、电容C92、电容C93、电容C94和电容C95，其中，第二连接器J11的引脚2连接电容C95的一端，且电容C95的另一端连接对应硬盘模块连接器120中第一连接器J16的引脚S2，即，第二连接器J11的引脚2接收第一连接器J16的引脚S2输出的SATA差分信号。第二连接器J11的引脚3连接电容C94的一端，且电容C94的另一端连接对应硬盘模块连接器120中第一连接器J16的引脚S3，即，第二连接器J11的引脚3接收第一连接器J16的引脚S3输出的SATA差分信号。第二连接器J11的引脚5连接电容C93的一端，且电容C93的另一端连接对应硬盘模块连接器120中第一连接器J16的引脚S5，即，第二连接器J11的引脚5接收第一连接器J16的引脚S5输出的SATA差分信号。第二连接器J11的引脚6连接电容C92的一端，且电容C92的另一端连接对应硬盘模块连接器120中第一连接器J16的引脚S6，即，第二连接器J11的引脚6接收第一连接器J16的引脚S6输出的SATA差分信号。第二连接器J11的引脚1、引脚4和引脚7-引脚11均接地。第二连接器J11通过引脚1-引脚7与任一主板硬盘端口324对应连接，在检测到该硬盘模块340在位且对该硬盘模块340供电后，可通过匹配的硬盘端口连接器130和主板硬盘端口324进行数据通信。

可选的，在对各硬盘模块340进行在位检测和供电后，可得到各主板硬盘端口324与硬盘模块340的匹配关系表，并在该主机300装配后，将该匹配关系表写入主控模块的存储器325的环境变量中并固化。

本实用新型提供的硬盘槽位检测电路100，在生产装配过程中各硬盘端口连接器130连接任意一个主板硬盘端口324，通过IO扩展电路110、各硬盘端口连接器130和各硬盘模块连接器120检测各硬盘模块340的在位信号，并通过IO扩展电路110、各硬盘端口连接器130和各硬盘电源控制电路140通过对各硬盘模块340进行轮流依次上电控制，实现各主板硬盘端口324与各硬盘模块340的匹配，避免硬盘模块340与主板硬盘端口324之间的连接错误，提高生产加工效率且降低设备成本。

本实用新型实施例还提供一种背板模块，该背板模块包括背板210和上述任一项所述的硬盘槽位检测电路100，所述硬盘槽位检测电路100设置在所述背板210上。

进一步的，图6是本实用新型实施例提供的背板的结构示意图之一，图7是本实用新型实施例提供的背板的结构示意图之二，如图6和图7所示，所述背板210一侧设置有至少两个槽位220，所述背板210另一侧设置有至少两个硬盘端口230，所述槽位220的数量与所述硬盘端口230的数量相等。

具体的，背板210一侧通过7+15PIN SATA连接器与硬盘硬连接，背板210另一侧分布多个硬盘端口230，且与主板硬盘端口324通过SATA线缆随意连接。该硬盘端口230为SATA端口。

进一步的，如图7所示，所述背板210设置有硬盘端口230的一侧还设置有第一电源插座240、第二电源插座250、电源转换芯片260和供电接口270，所述第一电源插座240和所述第二电源插座250均连接所述电源转换芯片260，所述供电接口270连接所述电源转换芯片260，所述供电接口270连接主板供电接口321。

具体的，主机300中的电源模块330将220V电压转换为12V电压后，接入第一电源插座240和/或第二电源插座250，由于对硬盘模块340供电时，除了12V电压外，还需要5V电压，因此，还需通过电源转换芯片260将12V电压转换为5V电压，一方面，在硬盘槽位检测电路100对硬盘模块340进行在位检测后，可对硬盘模块340进行供电，另一方面，可通过供电接口270与主板供电接口321的连接，为主板模块320进行供电。

本实用新型提供的背板模块，在生产装配过程中，通过硬盘槽位检测电路100中各硬盘端口连接器130连接任意一个主板硬盘端口324，通过IO扩展电路110、各硬盘端口连接器130和各硬盘模块连接器120检测各硬盘模块340的在位信号，并通过IO扩展电路110、各硬盘端口连接器130和各硬盘电源控制电路140通过对各硬盘模块340进行上电控制，实现各主板硬盘端口324与硬盘模块340的匹配，避免硬盘模块340与主板硬盘端口324之间的连接错误，提高生产加工效率且降低设备成本。

本实用新型实施例还提供一种主机300，图8是本实用新型实施例提供的主机的结构示意图，如图8所示，该主机300包括：箱体310、主板模块320、电源模块330和上述任一项所述的背板模块，所述主板模块320、所述电源模块330和所述背板模块均设置于所述箱体310内，所述主板模块320包括主板供电接口321，所述背板模块通过所述主板供电接口321连接所述主板模块320，所述背板模块还通过FFC线缆连接所述主板模块320，所述电源模块330连接所述背板模块。

可选的，硬盘模块340可以采用抽槽式结构安装于箱体310内，且支持硬盘模块340的热插拔。

进一步的，图9是本实用新型实施例提供的主板模块的连接示意图，如图9所示，所述主板模块320还包括中央处理器322和分别连接所述中央处理器322的风扇控制电路323、至少两个主板硬盘端口324和存储器325，各所述主板硬盘端口324连接所述背板模块。

具体的，主板模块320内部集成CPU322、至少两个SATA PM管理芯片和多个主板硬盘端口324，每个SATAPM管理芯片管理对应的主板硬盘端口324，各主板硬盘端口324通过SATA线缆随意连接背板210上的硬盘端口230，CPU322的I2C接口通过FFC线缆连接硬盘槽位检测电路100，用于检测硬盘模块340的在位情况，以及为硬盘模块340进行供电。风扇控制电路323连接CPU322的FAN接口和风扇，且根据箱体310的内部温度对风扇进行转速控制，便于温度调节。

可选的，上述存储器325包括但不限于：DDR SDRAM(Double Data Rate SDRAM，双倍速率同步动态随机存储器)和FLASH(闪存)。

最后应说明的是：以上实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。

Claims (10)

1.一种硬盘槽位检测电路，其特征在于，包括：IO扩展电路、至少两个硬盘模块连接器、至少两个硬盘端口连接器和至少两个硬盘电源控制电路，其中：

所述IO扩展电路分别连接中央处理器、至少两个硬盘模块连接器和至少两个硬盘电源控制电路；各所述硬盘模块连接器分别连接各自对应的硬盘端口连接器、硬盘电源控制电路和硬盘模块；所述硬盘端口连接器连接任一主板硬盘端口；

所述中央处理器用于通过所述IO扩展电路、各所述硬盘端口连接器和各所述硬盘模块连接器检测各所述硬盘模块的在位信号，且通过所述IO扩展电路、各所述硬盘端口连接器和各所述硬盘电源控制电路检测各所述硬盘模块和各所述主板硬盘端口的匹配关系。

2.根据权利要求1所述的硬盘槽位检测电路，其特征在于，所述硬盘电源控制电路包括开关控制子电路和电源控制子电路，其中：

所述开关控制子电路的输入端连接所述IO扩展电路，所述开关控制子电路的输出端连接所述电源控制子电路的输入端，所述电源控制子电路的输出端连接所述硬盘模块连接器的输入端。

3.根据权利要求2所述的硬盘槽位检测电路，其特征在于，所述开关控制子电路包括：三极管Q70、电阻R70、电阻R177和电阻R135，其中：

所述电阻R70的一端连接所述电阻R177的一端，且所述电阻R70的一端作为所述开关控制子电路的输入端，所述电阻R177的另一端接地，所述电阻R70的另一端连接所述三极管Q70的基极，所述三极管Q70的集电极连接所述电阻R135的一端，且所述三极管Q70的集电极作为所述开关控制子电路的输出端，所述三极管Q70的发射极和所述电阻R135的另一端均接地。

4.根据权利要求2所述的硬盘槽位检测电路，其特征在于，所述电源控制子电路包括：电阻R119、RC电路、MOS管Q6和MOS管Q7，其中：

所述电阻R119的一端连接所述RC电路的一端，且所述电阻R119的一端作为所述电源控制子电路的输入端，所述RC电路的另一端连接所述MOS管Q6的源极和第一电源，所述电阻R119的另一端分别连接所述MOS管Q6的栅极和所述MOS管Q7的栅极，所述MOS管Q7的源极连接第二电源，所述MOS管Q6的漏极和所述MOS管Q7的漏极均作为所述电源控制子电路的输出端。

5.根据权利要求4所述的硬盘槽位检测电路，其特征在于，所述电源控制子电路还包括第一滤波子电路和第二滤波子电路，所述第一滤波子电路连接所述MOS管Q6的漏极，所述第二滤波子电路连接所述MOS管Q7的漏极。

6.一种背板模块，其特征在于，包括背板和权利要求1-5任一项所述的硬盘槽位检测电路，所述硬盘槽位检测电路设置在所述背板上。

7.根据权利要求6所述的背板模块，其特征在于，所述背板一侧设置有至少两个槽位，所述背板另一侧设置有至少两个硬盘端口，所述槽位的数量与所述硬盘端口的数量相等。

8.根据权利要求7所述的背板模块，其特征在于，所述背板设置有硬盘端口的一侧还设置有第一电源插座、第二电源插座、电源转换芯片和供电接口，所述第一电源插座和所述第二电源插座均连接所述电源转换芯片，所述供电接口连接所述电源转换芯片，所述供电接口连接主板供电接口。

9.一种主机，其特征在于，包括：箱体、主板模块、电源模块和权利要求6-8任一项所述的背板模块，所述主板模块、所述电源模块和所述背板模块均设置于所述箱体内，所述主板模块包括主板供电接口，所述背板模块通过所述主板供电接口连接所述主板模块，所述背板模块还通过I2C总线连接所述主板模块，所述电源模块连接所述背板模块。

10.根据权利要求9所述的主机，其特征在于，所述主板模块还包括中央处理器和分别连接所述中央处理器的风扇控制电路、至少两个主板硬盘端口和存储器，各所述主板硬盘端口连接所述背板模块。