CN220651250U - 一种降低串扰的总线系统 - Google Patents
一种降低串扰的总线系统 Download PDFInfo
- Publication number
- CN220651250U CN220651250U CN202322450175.XU CN202322450175U CN220651250U CN 220651250 U CN220651250 U CN 220651250U CN 202322450175 U CN202322450175 U CN 202322450175U CN 220651250 U CN220651250 U CN 220651250U
- Authority
- CN
- China
- Prior art keywords
- interconnection line
- line segment
- line
- repeater
- interconnect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000872 buffer Substances 0.000 claims description 2
- 230000008878 coupling Effects 0.000 description 43
- 238000010168 coupling process Methods 0.000 description 43
- 238000005859 coupling reaction Methods 0.000 description 43
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006880 cross-coupling reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000003902 lesion Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本实用新型公开了一种降低串扰的总线系统,包括:设置在第一平面内的多条互联线和多个中继器;所述互联线用于连接功能模块的管脚;任意一条互联线沿着该互联线的延伸方向间隔排布至少一个中继器;任意两条相邻的互联线上的中继器交错分布。本实用新型能够减少相邻互联线之间的串扰延时。
Description
技术领域
本实用新型涉及集成电路领域,更具体地,涉及一种降低串扰的总线系统。
背景技术
在集成电路中,当有信号传输的走线和相邻走线之间间距较近时,有信号传输的走线会在相邻走线上引起噪声,这种现象称为串扰。串扰产生的主要原因是互连线之间的寄生效应,包括耦合电感与耦合电容。由耦合电容引起的串扰是指当干扰源产生的干扰是以电压形式出现时,干扰源与信号电路之间就存在容性(电场)耦合,引发耦合电流。
如图1所示,由于自身的逻辑电平发生变化而对其他信号产生影响的信号线称为“侵害线”(Aggressor Trace),即干扰线。受到影响而导致自身逻辑电平发生异常的信号线称为“受害线”(Victim Trace),即被干扰线。串扰噪声从干扰对象上通过交叉耦合到被干扰对象上,表现为在一根信号线上有信号通过时,与之相邻的信号线上就会感应出相关的信号。
当信号频率升高时,板上走线密度很高时串扰的影响尤其严重,因此设计出串扰较小的互连线越来越重要。
实用新型内容
本实用新型实施例提供了一种降低串扰的总线系统,包括:设置在第一平面内的多条互联线和多个中继器;所述互联线用于连接功能模块的管脚;
任意一条互联线沿着该互联线的延伸方向间隔排布至少一个中继器;
任意两条相邻的互联线上的中继器交错分布。
本实用新型实施例提供的降低串扰的总线系统包括设置在第一平面内的多条互联线L和多个中继器R,所述互联线用于连接功能模块的管脚,任意一条互联线沿着该互联线的延伸方向间隔排布至少一个中继器,通过将任意两条相邻的互联线上的中继器交错分布,能够减少相邻互联线段之间的耦合电容,从而减少相邻互联线之间的串扰延时。
本实用新型的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本实用新型而了解。本实用新型的目的和其他优点可通过在说明书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本实用新型技术方案的进一步理解,并且构成说明书的一部分,与本申请的实施例一起用于解释本实用新型的技术方案,并不构成对本实用新型技术方案的限制。
图1为现有技术中耦合电容引起的串扰的示意图;
图2为本实用新型实施例提供的一种降低串扰的总线系统的结构示意图;
图3为本实用新型实施例提供的一种相邻的互联线分段平行的示意图;
图4为本实用新型实施例提供的一种相邻的互联线的中继器分布示意图;
图5为相关技术中相邻互联线段之间的中继器的分布以及耦合电容的示意图;
图6为本实用新型实施例的一种相邻互联线段之间的中继器的分布以及耦合电容的示意图;
图7为本实用新型实施例的另一种相邻互联线段之间的中继器的分布以及耦合电容的示意图。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚明白,下文中将结合附图对本实用新型的实施例进行详细说明。需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互任意组合。
在本实用新型中的描述中,需要说明的是,术语“上”、“下”、“一侧”、“另一侧”、“一端”、“另一端”、“边”、“相对”、“四角”、“周边”、““口”字结构”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的结构具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。
在本实用新型实施例的描述中,除非另有明确的规定和限定,术语“连接”、“直接连接”、“间接连接”、“固定连接”、“安装”、“装配”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;术语“安装”、“连接”、“固定连接”可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本实用新型中的具体含义。
如图2所示,本实用新型实施例提供了一种降低串扰的总线系统,包括:设置在第一平面内的多条互联线L和多个中继器R;所述互联线用于连接功能模块的管脚;
任意一条互联线沿着该互联线的延伸方向间隔排布至少一个中继器;
任意两条相邻的互联线上的中继器交错分布。
上述实施例提供的降低串扰的总线系统,包括设置在第一平面内的多条互联线L和多个中继器R,所述互联线用于连接功能模块的管脚,任意一条互联线沿着该互联线的延伸方向间隔排布至少一个中继器,通过将任意两条相邻的互联线上的中继器交错分布,能够减少相邻互联线段之间的耦合电容,从而减少相邻互联线之间的串扰延时。
在一种示例性的实施例中,任意一条互联线被至少一个中继器分为多段互联线段;任意两条相邻的互联线分段平行。
图3为本实用新型实施例提供的一种相邻的互联线分段平行的示意图。如图3所示,本申请实施例中第i条互联线Li的第j段互联线段Li(j)与第i-1条互联线Li-1的第k段互联线段Li-1(k)平行;第i条互联线Li的第j段互联线段Li(j)与第i+1条互联线Li+1的第p段互联线段Li+1(p)平行。
图4为本实用新型实施例提供的一种相邻的互联线的中继器分布示意图。如图4所示,在一种示例性的实施例中,对所述总线系统中的任意两条相邻的互联线L1和L2,互联线L1上至少存在一个中继器R1(k),该中继器R1(k)将互联线L1分为互联线段L1(k)和互联线段L1(k+1);互联线L2上至少存在一条互联线段L2(j),互联线段L2(j)的一端与中继器R2(j-1)连接,互联线段L2(j)的另一端与中继器R2(j)连接,互联线段L2(j)与互联线段L1(k)、互联线段L1(k+1)均平行;
所述中继器R1(k)在互联线段L2(j)上的投影位于中继器R2(j-1)和中继器R2(j)之间;
其中,k是互联线L1上中继器的排列序号,j是互联线L2上互联线段的排列序号。
在一种示例性的实施例中,所述中继器R1(k)在互联线段L2(j)上的投影位于中继器R2(j-1)和中继器R2(j)之间的中点位置。
在一种示例性的实施例中,对所述总线系统中的任意三条相邻的互联线L1、L2和L3,互联线L2设置在互联线L1和互联线L3之间;
互联线L1上至少存在一个中继器R1(k),该中继器R1(k)将互联线L1分为互联线段L1(k)和互联线段L1(k+1);互联线L2上至少存在一条互联线段L2(j),互联线段L2(j)的一端与中继器R2(j-1)连接,互联线段L2(j)的另一端与中继器R2(j)连接,互联线段L2(j)与互联线段L1(k)、互联线段L1(k+1)均平行;互联线L3上至少存在一个中继器R3(p),该中继器R3(p)将互联线L3分为互联线段L3(p)和互联线段L3(p+1);互联线段L2(j)与互联线段L3(p)、互联线段L3(p+1)均平行;
所述中继器R1(k)在互联线段L2(j)上的投影位于中继器R2(j-1)和中继器R2(j)之间;所述中继器R3(p)在互联线段L2(j)上的投影位于中继器R2(j-1)和中继器R2(j)之间;
其中,k是互联线L1上中继器的排列序号,j是互联线L2上互联线段的排列序号,p是互联线L3上中继器的排列序号。
在一种示例性的实施例中,所述中继器R1(k)在互联线段L2(j)上的投影位于所述互联线段L2(j)的中点位置。
在一种示例性的实施例中,所述中继器R3(p)在互联线段L2(j)上的投影位于所述互联线段L2(j)的中点位置。
在一种示例性的实施例中,中继器R1(k)和中继器R3(p)对齐设置。
在一种示例性的实施例中,所有互联线上的中继器按照固定统一的间距设置。
在一种示例性的实施例中,所述中继器包括:缓冲器或反相器。
在一种示例性的实施例中,所述互联线包括微带线。
图5为相关技术中相邻互联线段之间的中继器的分布以及耦合电容示意图。如图5所示,对任意三条相邻的互联线L1、L2和L3,互联线L2设置在互联线L1和互联线L3之间;互联线L2的第j段互联线段L2(j)的一侧与互联线L1的第k段互联线段L1(k)平行,互联线L2的第j段互联线段L2(j)的另一侧与互联线L3的第p段互联线段L3(p)平行。互联线段L1(k)的两端分别连接中继器R1(k-1)和中继器R1(k),互联线段L2(j)的两端分别连接中继器R2(j-1)和中继器R2(j),互联线段L3(p)的两端分别连接中继器R3(p-1)和中继器R3(p);中继器R1(k-1)、中继器R2(j-1)和中继器R3(p-1)对齐设置;中继器R1(k)、中继器R2(j)和中继器R3(p)对齐设置。
假设互联线L2是受害线,互联线L1和互联线L3是侵害线。任意一条互联线的横截面为长方形。以受害线L2的第j段互联线段L2(j)为研究对象,该段互联线段的长为a,宽为b,高为h。
假设侵害线和受害线之间的间距为d,同一条互联线上相邻中继器之间的间距为a。互联线段L2(j)和L1(k)之间的耦合电容为Cc,互联线段L2(j)和L3(p)之间的耦合电容为Cc。
Cc可以采用以下的公式(1)进行计算:
其中,ε是介质介电常数,k是静电力常量,S是互联线段L2(j)的侧面积(与相邻的互联线段L1(k)、L3(p)相对的侧面的侧面积);S=h*a。
因此,相邻的互联线段之间的间距d越大,耦合电容Cc越小。由于互联线的高度h一般是固定的,所以互联线段的长度a越小,耦合电容Cc越小。
受害线与侵害线之间的耦合电容会在受害线上引起感应电流Ic,Ic可以用公式(2)表示如下:
其中,指侵害线上的电流变化速率。侵害线电压发生变化时,会在受害线上引起感应电流。感应电流的值与耦合电容成正比。
设受害线与侵害线之间平行相对的互联线段的长度为a,受害线与侵害线之间单位长度的耦合电容为Cu,则受害线与侵害线之间的耦合电容Cc还可以用公式(3)表示为:
Cc=Cu*a; (3)
则耦合电容Cc产生的感应电流IC用公式(4)表示如下:
若侵害线与受害线同向跳变,产生的感应电流方向与受害线跳变方向相同,则会减少受害线的跳变时间,即减少延时;若侵害线与受害线反向跳变,产生的感应电流方向与受害线跳变方向相反,则会增加受害线的跳变时间,即增加延时。
本申请实施例提供的总线系统,为了减少相邻互联线段之间的耦合电容对信号延时的影响,将任意两条相邻的互联线上的中继器交错分布。
图6为本实用新型实施例的一种相邻互联线段之间的中继器的分布以及耦合电容的示意图。如图6所示,对任意三条互相平行的互联线L1、L2和L3,互联线L2设置在互联线L1和互联线L3之间;互联线L1上至少存在一个中继器R1(k),该中继器将互联线L1分为互联线段L1(k)和互联线段L1(k+1);互联线L2上至少存在一条互联线段L2(j),互联线段L2(j)的一端与中继器R2(j-1)连接,互联线段L2(j)的另一端与中继器R2(j)连接;互联线L3上至少存在一个中继器R3(p),该中继器将互联线L3分为互联线段L3(p)和互联线段L3(p+1);互联线段L2(j)与互联线段L1(k)、互联线段L1(k+1)均平行;互联线段L2(j)与互联线段L3(p)、互联线段L3(p+1)均平行;所述中继器R1(k)和中继器R3(p)在互联线段L2(j)上的投影均位于中继器R2(j-1)和中继器R2(j)之间,所述中继器R1(k)和中继器R3(p)对齐设置;其中,k是互联线L1上中继器的排列序号,j是互联线L2上互联线段的排列序号,p是互联线L3上中继器的排列序号。
下面以任意一条互联线的横截面为长方形为例,研究侵害线和受害线之间的耦合电容对信号延时的影响。
假设互联线L2是受害线,互联线L1和互联线L3是侵害线。以受害线L2的第j段互联线段L2(j)为研究对象,该段互联线段的长为a,宽为b,高为h。
假设侵害线和受害线之间的间距为d,同一条互联线上相邻中继器之间的间距为a。
中继器R1(k)和中继器R3(p)对齐设置。假设中继器R1(k)与中继器R2(j-1)的横向间距为e*a,中继器R1(k)与中继器R2(j-1)的横向间距为(1-e)*a,0<e<1。
互联线L1上的中继器R1(k)将互联线L1分为互联线段L1(k)和互联线段L1(k+1)。以互联线L2上的中继器R2(j-1)作为第一分割参考点,该第一分割参考点将互联线段L1(k)分为互联子线段L1(k)_1和互联子线段L1(k)_2。以互联线L2上的中继器R2(j)作为第二分割参考点,该第二分割参考点将互联线段L1(k+1)分为互联子线段L1(k+1)_1和互联子线段L1(k+1)_2。侵害线L1的互联子线段L1(k)_2与受害线L2的互联线段L2(j)之间的耦合电容为Cc_1,侵害线L1的互联子线段L1(k+1)_1与受害线L2的互联线段L2(j)之间的耦合电容为Cc_2。
互联线L3上的中继器R3(p)将互联线L3分为互联线段L3(p)和互联线段L3(p+1)。以互联线L2上的中继器R2(j-1)作为第一分割参考点,该第一分割参考点将互联线段L3(p)分为互联子线段L3(p)_1和互联子线段L3(p)_2。以互联线L2上的中继器R2(j)作为第二分割参考点,该第二分割参考点将互联线段L3(p+1)分为互联子线段L3(p+1)_1和互联子线段L3(p+1)_2。侵害线L3的互联子线段L3(p)_2与受害线L2的互联线段L2(j)之间的耦合电容为Cc_3,侵害线L3的互联子线段L3(p+1)_1与受害线L2的互联线段L2(j)之间的耦合电容为Cc_4。
Cc_1可以采用以下的公式(5-1)进行计算:
其中,ε是介质介电常数,k是静电力常量,S1是侵害线L1的互联子线段L1(k)_2的侧面积(互联子线段L1(k)_2与互联线段L2(j)相对的侧面的侧面积);S1=h*e*a。
Cc_2可以采用以下的公式(5-2)进行计算:
其中,ε是介质介电常数,k是静电力常量,S2是侵害线L1的互联子线段L1(k+1)_1的侧面积(互联子线段L1(k+1)_1与互联线段L2(j)相对的侧面的侧面积);S2=h*(1-e)*a。
Cc_3可以采用以下的公式(5-3)进行计算:
其中,ε是介质介电常数,k是静电力常量,S3是侵害线L3的互联子线段L3(p)_2的侧面积(互联子线段L3(p)_2与互联线段L2(j)相对的侧面的侧面积);S3=h*e*a。
Cc_4可以采用以下的公式(5-4)进行计算:
其中,ε是介质介电常数,k是静电力常量,S4是侵害线L3的互联子线段L3(p+1)_1的侧面积(互联子线段L3(p+1)_1与互联线段L2(j)相对的侧面的侧面积);S4=h*(1-e)*a。
设受害线与侵害线之间单位长度的耦合电容为Cu,则:
Cc_1=Cc_3=Cu*e*a;
Cc_2=Cc_4=Cu*(1-e)*a;
当Cc=Cu*a时,Cc_1=Cc_3=e*Cc,Cc_2=Cc_4=(1-e)*Cc。
图6所示的三条平行的互连线中,以相同的中继器间距进行布局布线,错开相邻互连线中继器的位置,将受害线两侧的侵害线通过中继器各分为两段。这种情况下计算串扰延时,受害线L2两侧侵害线被中继器R1(k)和R3(p)分割成四段互联子线段:L1(k)_2,L1(k+1)_1,L3(p)_2,L3(p+1)_1。当侵害线与受害线传输的信号发生跳变时,受害线的传播延时会发生变化。若二者同时同向跳变,则传播延时会减少;若二者同时反向跳变,则传播延时会增加。
侵害线和受害线之间的耦合电容对受害线的最大串扰延时出现在受害线互联线段中的信号与受害线两侧的侵害线互联线段中的信号均同时反向跳变时。
如图6所示,当受害线L2中传输的信号翻转时,若L1(k)_2中传输的信号与L2同时反向翻转,由于中继器R1(k)的单元延时的影响,L1(k+1)_1中传输的信号就不可能与L2同时反向翻转。同理,当受害线L2中传输的信号翻转时,若L3(p)_2中传输的信号与L2同时反向翻转,由于中继器R3(p)的单元延时的影响,L3(p+1)_1中传输的信号就不可能与L2同时反向翻转。此时,侵害线L1与受害线互联线段L2之间的耦合电容为Cc_1,侵害线L3与受害线互联线段L2之间的耦合电容为Cc_3,Cc_1和Cc_3叠加起来的总的耦合电容为2Cc_1=2e*Cc。
当受害线L2中传输的信号翻转时,若L1(k+1)_1中传输的信号与L2同时反向翻转,由于中继器R1(k)的单元延时的影响,L1(k)_2中传输的信号就不可能与L2同时反向翻转。同理,当受害线L2中传输的信号翻转时,若L3(p+1)_1中传输的信号与L2同时反向翻转,由于中继器R3(p)的单元延时的影响,L3(p)_2中传输的信号就不可能与L2同时反向翻转。此时,侵害线L1与受害线互联线段L2之间的耦合电容为Cc_2,侵害线L3与受害线互联线段L2之间的耦合电容为Cc_4,Cc_2和Cc_4叠加起来的总的耦合电容为2Cc_2=2(1-e)*Cc。
因此,最差情况下,侵害线的四段互联子线段中最多只有两段互联子线段中传输的信号与受害线互联线段中传输的信号同时反向翻转。两条相邻侵害线L1、L3对受害线互联线段L2(j)的总耦合电容为2e*Cc或者2(1-e)*Cc,0<e<1。相关技术中,最差情况下,两条相邻侵害线L1、L3对受害线互联线段L2(j)的总耦合电容为2Cc。因此,错开相邻互连线中继器的位置能够减少侵害线与受害线之间的耦合电容,从而减少串扰延时,优化电路性能。
图7为本实用新型实施例的一种相邻互联线段之间的中继器的分布以及耦合电容的示意图。图7对图6的中继器布局进行了优化,使得中继器R1(k)和中继器R3(p)与受害线互联线段L2(j)的中点位置相对设置,也即,将e设置为0.5。最差情况下,侵害线的四段互联子线段中有两段互联子线段中传输的信号与受害线互联线段中传输的信号同时反向翻转,两条相邻侵害线L1、L3对受害线互联线段L2(j)的总耦合电容为Cc。相关技术中,最差情况下,两条相邻侵害线L1、L3对受害线互联线段L2(j)的总耦合电容为2Cc。因此,错开相邻互连线中继器的位置,并且将侵害线的中继器设置为与受害线互联线段的中点位置对齐,能够减少一半的耦合电容,从而减少串扰延时,优化电路性能。也即,将侵害线中的中继器与受害线中的中继器错开一半的中继器之间的固定间距a,能够在所有的最差情况下,均保证侵害线与受害线之间的耦合电容减少一半。这样的设置有利于简化时序的分析。
虽然本实用新型所揭露的实施方式如上,但所述的内容仅为便于理解本实用新型而采用的实施方式,并非用以限定本实用新型。任何本实用新型所属领域内的技术人员,在不脱离本实用新型所揭露的精神和范围的前提下,可以在实施的形式及细节上进行任何的修改与变化,但本实用新型的专利保护范围,仍须以所附的权利要求书所界定为准。
Claims (10)
1.一种降低串扰的总线系统,包括:设置在第一平面内的多条互联线和多个中继器;所述互联线用于连接功能模块的管脚;
任意一条互联线沿着该互联线的延伸方向间隔排布至少一个中继器;
任意两条相邻的互联线上的中继器交错分布。
2.根据权利要求1所述的总线系统,其特征在于:
任意一条互联线被至少一个中继器分为多段互联线段;任意两条相邻的互联线分段平行。
3.根据权利要求2所述的总线系统,其特征在于:
对所述总线系统中的任意两条相邻的互联线L1和L2,互联线L1上至少存在一个中继器R1(k),该中继器R1(k)将互联线L1分为互联线段L1(k)和互联线段L1(k+1);互联线L2上至少存在一条互联线段L2(j),互联线段L2(j)的一端与中继器R2(j-1)连接,互联线段L2(j)的另一端与中继器R2(j)连接,互联线段L2(j)与互联线段L1(k)、互联线段L1(k+1)均平行;
所述中继器R1(k)在互联线段L2(j)上的投影位于中继器R2(j-1)和中继器R2(j)之间;
其中,k是互联线L1上中继器的排列序号,j是互联线L2上互联线段的排列序号。
4.根据权利要求3所述的总线系统,其特征在于:
所述中继器R1(k)在互联线段L2(j)上的投影位于所述互联线段L2(j)的中点位置。
5.根据权利要求2所述的总线系统,其特征在于:
对所述总线系统中的任意三条相邻的互联线L1、L2和L3,互联线L2设置在互联线L1和互联线L3之间;
互联线L1上至少存在一个中继器R1(k),该中继器R1(k)将互联线L1分为互联线段L1(k)和互联线段L1(k+1);互联线L2上至少存在一条互联线段L2(j),互联线段L2(j)的一端与中继器R2(j-1)连接,互联线段L2(j)的另一端与中继器R2(j)连接,互联线段L2(j)与互联线段L1(k)、互联线段L1(k+1)均平行;互联线L3上至少存在一个中继器R3(p),该中继器R3(p)将互联线L3分为互联线段L3(p)和互联线段L3(p+1);互联线段L2(j)与互联线段L3(p)、互联线段L3(p+1)均平行;
所述中继器R1(k)在互联线段L2(j)上的投影位于中继器R2(j-1)和中继器R2(j)之间;所述中继器R3(p)在互联线段L2(j)上的投影位于中继器R2(j-1)和中继器R2(j)之间;
其中,k是互联线L1上中继器的排列序号,j是互联线L2上互联线段的排列序号,p是互联线L3上中继器的排列序号。
6.根据权利要求5所述的总线系统,其特征在于:
所述中继器R1(k)在互联线段L2(j)上的投影位于所述互联线段L2(j)的中点位置。
7.根据权利要求6所述的总线系统,其特征在于:
所述中继器R3(p)在互联线段L2(j)上的投影位于所述互联线段L2(j)的中点位置。
8.根据权利要求1所述的总线系统,其特征在于:
所有互联线上的中继器按照固定统一的间距设置。
9.根据权利要求5所述的总线系统,其特征在于:
中继器R1(k)和中继器R3(p)对齐设置。
10.根据权利要求1所述的总线系统,其特征在于:
所述中继器包括:缓冲器或反相器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202322450175.XU CN220651250U (zh) | 2023-09-08 | 2023-09-08 | 一种降低串扰的总线系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202322450175.XU CN220651250U (zh) | 2023-09-08 | 2023-09-08 | 一种降低串扰的总线系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN220651250U true CN220651250U (zh) | 2024-03-22 |
Family
ID=90266576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202322450175.XU Active CN220651250U (zh) | 2023-09-08 | 2023-09-08 | 一种降低串扰的总线系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN220651250U (zh) |
-
2023
- 2023-09-08 CN CN202322450175.XU patent/CN220651250U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100531511C (zh) | 具有改良差分过孔的印刷电路板 | |
US6519173B2 (en) | Memory system | |
US8143966B2 (en) | Coupling cancellation scheme | |
US6545875B1 (en) | Multiple channel modules and bus systems using same | |
KR100607892B1 (ko) | 메모리 모듈 및 메모리 시스템 | |
US6438014B2 (en) | High speed access compatible memory module | |
EP1580808B1 (en) | Method and apparatus for routing differential signals across a semiconductor chip | |
CN104051425A (zh) | 用于减少通道串扰的耦合通孔 | |
US7659791B2 (en) | Double comb guard trace pattern for reducing the far-end cross-talk and printed circuit board including the pattern | |
US20090289348A1 (en) | Solution for package crosstalk minimization | |
US5548734A (en) | Equal length symmetric computer bus topology | |
US4914502A (en) | Laterally marching interconnecting lines in semiconductor intergrated circuits | |
US5581109A (en) | Semiconductor device | |
US20040144562A1 (en) | Printed wiring board | |
US7243181B2 (en) | Signal bus arrangement | |
CN220651250U (zh) | 一种降低串扰的总线系统 | |
US20070205498A1 (en) | Signal Routing in a Multilayered Printed Circuit Board | |
US7906840B2 (en) | Semiconductor integrated circuit package, printed circuit board, semiconductor apparatus, and power supply wiring structure | |
CN110913570A (zh) | 一种高性能信息处理及接口方法 | |
US9337521B2 (en) | Crosstalk reduction in signal lines by crosstalk introduction | |
US11600554B2 (en) | Interconnection structures to improve signal integrity within stacked dies | |
US6977832B2 (en) | Semiconductor memory device capable of improving quality of voltage waveform given in a signal interconnection layer | |
US6081005A (en) | Semiconductor integrated circuit | |
CN111278265B (zh) | 具有隔离屏蔽结构的信号走线 | |
US20010037160A1 (en) | Crosstalk cancellation circuit, interconnection module, interconnection method of automatic interconnection apparatus, and integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |