CN220491881U - 一种封装结构 - Google Patents
一种封装结构 Download PDFInfo
- Publication number
- CN220491881U CN220491881U CN202321848638.1U CN202321848638U CN220491881U CN 220491881 U CN220491881 U CN 220491881U CN 202321848638 U CN202321848638 U CN 202321848638U CN 220491881 U CN220491881 U CN 220491881U
- Authority
- CN
- China
- Prior art keywords
- package body
- plastic package
- bonding pad
- pin
- plastic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 27
- 239000002184 metal Substances 0.000 claims abstract description 25
- 238000003466 welding Methods 0.000 claims description 15
- 238000002955 isolation Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 abstract description 5
- 239000005022 packaging material Substances 0.000 abstract description 4
- 238000001514 detection method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型涉及封装技术领域，公开了一种封装结构，其包括：载板，包括多层金属线路层和第一塑封料，第一塑封料包裹在多层金属线路层的外表面，金属线路层设有内部焊盘以及引脚焊盘，内部焊盘设置在第一塑封体的第一表面，引脚焊盘设置在第一塑封体的第二表面，引脚焊盘设有裁切面，引脚焊盘于裁切面设有凹槽，凹槽内填充有第一塑封体。本实用新型封装结构的引脚焊盘于裁切面设有凹槽，使得引脚焊盘金属与第一塑封体的接触面积增加，从而使得引脚焊盘与第一塑封料结合力增加，进而有利于提升封装结构整体可靠性。
Description
技术领域
本实用新型涉及封装技术领域，特别涉及一种封装结构。
背景技术
引线框架作为集成电路中的电子元器件的载体，它起到了和外部导线连接的桥梁作用，绝大部分的半导体集成块中都需要使用引线框架，是电子信息产业中重要的基础材料。
传统的封装结构，如电源模块、隔离收发模块或隔离变送器模块，其制作时，经常采用引线框架作为载板，然后通过锡焊或固晶焊线将电子元器件焊接在位于载板表面的焊盘上，最后进行塑封及切割或切筋成型后形成单颗模块类产品。
然而，目前的封装结构存在以下不足：传统的引线框架为载板时，露出封装结构表面的引脚焊盘与塑封料接触面积较少，在切割或切筋成型后，容易出现引脚焊盘脱离塑封料的现象。
实用新型内容
本实用解决的问题在于提供一种封装结构，以解决现有封装结构容易出现引脚焊盘脱离塑封料的问题。
本实用新型提供一种封装结构，所述封装结构通过裁切成型，其包括：
载板，载板包括金属线路层和包裹在金属线路层外表面的第一塑封体，金属线路层设有内部焊盘以及引脚焊盘，内部焊盘设置在第一塑封体的第一表面，引脚焊盘设置在第一塑封体的第二表面，引脚焊盘设有裁切面，引脚焊盘于裁切面设有凹槽，凹槽内填充有第一塑封体；
电子元器件，焊接在内部焊盘之上；
第二塑封体，包裹于电子元器件的外表面且覆盖第一塑封体的第一表面。
优选的，裁切面设置于第一塑封体的第三表面，第三表面垂直于第二表面，裁切面作为侧面焊接面。
优选的，凹槽的数量为多个，各凹槽间隔设置。
优选的，载板厚度在0.2mm～2.0mm范围内。
优选的，电子元器件至少包括电阻、电容、半导体芯片和/或磁性器件。
优选的，封装结构为电源模块、隔离收发模块或隔离变送器模块。
本实用新型还提供一种封装结构，封装结构通过裁切成型，其包括：
塑封体；
金属线路层，收容在塑封体内，金属线路层设有内部焊盘以及引脚焊盘，引脚焊盘设置于塑封体的表面，引脚焊盘设有裁切面，引脚焊盘于裁切面设有凹槽，凹槽内填充有塑封体；以及
电子元器件，收容在塑封体内且焊接在内部焊盘之上。
优选的，塑封体包括第一塑封体以及第二塑封体；金属线路层收容在第一塑封体中，内部焊盘漏出第一塑封体的第一表面，引脚焊盘漏出第一塑封体的第二表面；电子元器件收容于第二塑封体中，第二塑封体覆盖第一塑封体的第一表面。
利用上述技术方案，本实用新型具有如下有益效果：
1、本实用新型封装结构的引脚焊盘于裁切面设有凹槽，如此，可增加引脚焊盘金属与第一塑封体的接触面积，从而使得引脚焊盘与第一塑封料结合力增加，进而有利于减小引脚焊盘在切割时受到的应力，提升封装结构整体可靠性。
2、本实用新型封装结构的引脚焊盘的裁切面作为侧面焊接面，侧面焊接面与位于第二表面的引脚焊盘的焊接面连通形成双接触面，即，第一塑封体的第二表面和侧面均有焊盘可提供焊接，如此，能提高封装结构的焊接可靠性和方便焊接后检测。
附图说明
图1为封装结构的内部结构图；
图2为封装结构的立体图；
图3为封装结构的另一视角立体图。
其中，上述附图中的附图标记如下：
1.载板，2.电子元器件，3.第二塑封体，11.第一塑封体，12.内部焊盘，13.引脚焊盘，111.第一塑封体的第一表面，112.第一塑封体的第二表面，113.第一塑封体的第三表面，131.引脚焊盘裁切面，132.引脚焊盘裁切面的凹槽，133.引脚焊盘的焊接面
具体实施方式
参考图1-3，本实用新型提供一种封装结构，封装结构通过裁切成型，其包括：载板1、第二塑封体2以及电子元器件3。本实施例中，封装结构为电源模块，在其它实施中，封装结构可为隔离收发模块或隔离变送器模块。
载板1厚度在0.2mm～2.0mm范围内，载板1包括金属线路层和包裹在金属线路层外表面的第一塑封体11，金属线路层由多层金属层组成，金属线路层设有内部焊盘12以及引脚焊盘13，内部焊盘12设置在第一塑封体11的第一表面112，引脚焊盘13设置在第一塑封体11的第二表面111，引脚焊盘13设有裁切面131，引脚焊盘13于裁切面131设有凹槽132，凹槽132内填充有第一塑封体11。优选的，凹槽132的数量为多个，各凹槽132间隔设置，形成带齿状结构的引脚焊盘13。
本实施例中，裁切面131设置于第一塑封体11的第三表面113，第三表面113垂直于第二表面111，裁切面131作为侧面焊接面，侧面焊接面131与位于第二表面111的引脚焊盘13的焊接面133连通形成双接触面，即，第一塑封体11的第二表面111和第三表面113(侧面)均有焊盘可提供焊接，如此，能提高封装结构的焊接可靠性和方便焊接后检测。
电子元器件3，焊接在内部焊盘之上，电子元器件3至少包括电阻、电容、半导体芯片和磁性器件。
第二塑封体2，包裹于电子元器件3的外表面且覆盖第一塑封体11的第一表面112。
本实用新型封装结构的引脚焊盘13于裁切面131设有凹槽132，如此，可增加引脚焊盘金属13与第一塑封体11的接触面积，从而使得引脚焊盘13与第一塑封料11结合力增加，进而有利于减小引脚焊盘在切割时受到的应力，提升封装结构整体可靠性。
Claims (9)
1.一种封装结构，所述封装结构通过裁切成型，其特征在于，包括：
载板，所述载板包括金属线路层和包裹在所述金属线路层外表面的第一塑封体，所述金属线路层设有内部焊盘以及引脚焊盘，所述内部焊盘设置在所述第一塑封体的第一表面，所述引脚焊盘设置在所述第一塑封体的第二表面，所述引脚焊盘设有裁切面，所述引脚焊盘于所述裁切面设有凹槽，所述凹槽内填充有所述第一塑封体；
电子元器件，焊接在所述内部焊盘之上；
第二塑封体，包裹于所述电子元器件的外表面且覆盖所述第一塑封体的第一表面。
2.根据权利要求1所述封装结构，其特征在于：所述裁切面设置于所述第一塑封体的第三表面，所述第三表面垂直于所述第二表面，所述裁切面作为侧面焊接面。
3.根据权利要求1所述封装结构，其特征在于：所述凹槽的数量为多个，各所述凹槽间隔设置。
4.根据权利要求1所述封装结构，其特征在于：所述金属线路层由多层金属层组成。
5.根据权利要求1所述封装结构，其特征在于：所述载板厚度在0.2mm～2.0mm范围内。
6.根据权利要求1所述封装结构，其特征在于：所述电子元器件至少包括电阻、电容、半导体芯片和/或磁性器件。
7.根据权利要求1所述封装结构，其特征在于：所述封装结构为电源模块、隔离收发模块或隔离变送器模块。
8.一种封装结构，所述封装结构通过裁切成型，其特征在于，包括：
塑封体；
金属线路层，收容在所述塑封体内，所述金属线路层设有内部焊盘以及引脚焊盘，所述引脚焊盘设置于所述塑封体的表面，所述引脚焊盘设有裁切面，所述引脚焊盘于所述裁切面设有凹槽，所述凹槽内填充有所述塑封体；以及
电子元器件，收容在所述塑封体内且焊接在所述内部焊盘之上。
9.根据权利要求8所述封装结构，其特征在于：所述塑封体包括第一塑封体以及第二塑封体；所述金属线路层收容在所述第一塑封体中，所述内部焊盘漏出所述第一塑封体的第一表面，所述引脚焊盘漏出所述第一塑封体的第二表面；所述电子元器件收容于所述第二塑封体中，所述第二塑封体覆盖所述第一塑封体的第一表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321848638.1U CN220491881U (zh) | 2023-07-13 | 2023-07-13 | 一种封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321848638.1U CN220491881U (zh) | 2023-07-13 | 2023-07-13 | 一种封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN220491881U true CN220491881U (zh) | 2024-02-13 |
Family
ID=89837138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202321848638.1U Active CN220491881U (zh) | 2023-07-13 | 2023-07-13 | 一种封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN220491881U (zh) |
-
2023
- 2023-07-13 CN CN202321848638.1U patent/CN220491881U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6355502B1 (en) | Semiconductor package and method for making the same | |
| KR100445073B1 (ko) | 듀얼 다이 패키지 | |
| US5910682A (en) | Semiconductor chip stack package | |
| US20050001294A1 (en) | Leadless leadframe package substitute and stack package | |
| TWI565012B (zh) | 一種封裝結構及其製造方法 | |
| KR20010004562A (ko) | 칩 사이즈 스택 패키지 및 그의 제조 방법 | |
| KR20010068290A (ko) | 적층형 패키지 및 그 제조 방법 | |
| CN1937194A (zh) | 制作叠层小片封装的方法 | |
| US7285444B2 (en) | Method of manufacturing semiconductor device | |
| US7247933B2 (en) | Thin multiple semiconductor die package | |
| KR20010004526A (ko) | 웨이퍼 레벨 스택 패키지 및 그의 제조 방법 | |
| US20140042610A1 (en) | Package structure and the method to fabricate thereof | |
| CN220491881U (zh) | 一种封装结构 | |
| KR100321159B1 (ko) | 스택형 메모리 모듈 및 그의 제조 방법 | |
| KR100788341B1 (ko) | 칩 적층형 반도체 패키지 | |
| CN111739849B (zh) | 芯片封装结构、其制作方法和电子设备 | |
| US20080073772A1 (en) | Stacked semiconductor package and method of manufacturing the same | |
| KR100422608B1 (ko) | 적층칩패키지 | |
| KR100447894B1 (ko) | 듀얼 적층패키지 및 그 제조방법 | |
| KR100437821B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR100340862B1 (ko) | 스택패키지및그의제조방법 | |
| CN219163395U (zh) | 一种3d堆叠封装结构 | |
| CN212182316U (zh) | 一种无载体的半导体叠层封装结构 | |
| US20230411317A1 (en) | Chip package | |
| CN218939664U (zh) | 引线框和封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |