CN220475796U - 一种多设备时钟同步的采集卡系统 - Google Patents

Abstract

本实用新型公开了一种多设备时钟同步的采集卡系统，其采集卡系统包括：GPS接收器、数字锁相通路、串口传输通路、编码传输通路、数字驱动器以及主控芯片；数字锁相通路分别与GPS接收器和主控芯片连接；串口传输通路分别与GPS接收器和主控芯片连接；编码传输通路与主控芯片连接；主控芯片与数字驱动器连接。采集卡系统通过一个时钟源来驱动多台采集设备的方式，提高了采集设备间的同步精度；同时，还通过数字锁相通路对GPS接收器的秒脉冲信号进行锁相后，当无秒脉冲信号时，也能持续输出时钟同步信号；还有，当无法完成锁相时，还可以通过串口传输通路将时间信息写入本地实时时钟芯片，由本地实时时钟芯片输出时钟同步信号。

Description

一种多设备时钟同步的采集卡系统

技术领域

本实用新型涉及检测设备技术领域，尤其涉及一种多设备时钟同步的采集卡系统。

背景技术

随着城市化进程的不断加快，地铁逐渐普及到各个城市。随着地铁数量的的增多，地铁隧道也随之越来越多，而地铁隧道中出现的变形、渗水、管片裂缝、破损、脱落等病害也越来越多，其严重的威胁地铁隧道的运营安全。

为了保障地铁隧道的运营安全，目前通过地铁隧道检测车来检测地铁隧道的实时情况。地铁隧道检测车采用了多台相机、扫描仪、惯导等采集设备，而这些设备大多通过编码器信号来进行同步触发，在现有的技术中大多采用同步信号线的方式来传输编码器信号，但是通过同步信号线传输的编码器信号会存在时延、衰减、干扰等问题，极有可能造成各个采集设备的触发时间上有误差，导致同步触发的不准确，严重影响了拍摄图片、点云等和定位的协同。同时，地铁隧道检测车在地铁隧道作业时，可能出现GPS信号短暂消失或很差的情况，导致无法正常输出同步信号。

发明内容

(一)要解决的技术问题

鉴于现有技术的上述缺点、不足，本实用新型提供一种多设备时钟同步的采集卡系统，其解决了多台采集设备间同步采集精度低以及多台采集设备在GPS信号短暂消失或很差的情况下无法实现同步采集的技术问题。

(二)技术方案

为了达到上述目的，本实用新型采用的主要技术方案包括：

本实用新型实施例提供一种多设备时钟同步的采集卡系统，包括：GPS接收器、数字锁相通路、串口传输通路、编码传输通路、数字驱动器以及主控芯片；

数字锁相通路分别与GPS接收器和主控芯片连接，用于对GPS接收器的秒脉冲信号进行信号调理和锁相工作以向主控芯片输出第一时钟同步信号，在锁相完成后若GPS接收器无秒脉冲信号，也能持续输出第一时钟同步信号；

串口传输通路分别与GPS接收器和主控芯片连接，用于将GPS接收器的时间信息写入到主控芯片的本地实时时钟芯片上，由本地实时时钟芯片向主控芯片输出第二时钟同步信号；

编码传输通路与主控芯片连接，用于将由编码传输通路的编码器所产生的脉冲信号进行信号调理工作以向主控芯片输出编码信号；

主控芯片与数字驱动器连接，用于依据第一时钟同步信号或者第二时钟同步信号对编码信号进行时钟分频得到编码器分配信号；再将编码器分配信号交由数字驱动器来同步触发多个外接采集设备。

可选地，所述数字锁相通路包括：依次连接的第一高速光耦、第一施密特触发器以及数字锁相环；

第一高速光耦，用于对获取的所述GPS接收器的秒脉冲信号进行信号隔离工作，将得到的隔离后的秒脉冲信号传输至第一施密特触发器；

第一施密特触发器，用于将隔离后的秒脉冲信号整形为对应的时钟参考信号，并将得到时钟参考信号传输至数字锁相环；

数字锁相环，用于对获取的第一施密特触发器的时钟参考信号进行锁相工作，将得到的第一时钟同步信号传输至所述主控芯片。

可选地，所述数字锁相环包括：数字锁相模块和存储器；

数字锁相模块，用于仿制与所述时钟参考信号具有相同的相位和频率的第一时钟同步信号；

存储器，用于实时存储所述时钟参考信号的特征值；

其中，特征值用于在无所述时钟参考信号输入数字锁相环时，数字锁相环依据所述时钟参考信号失效前的特征值持续输出第一时钟同步信号。

可选地，所述串口传输通路包括：串口接收芯片和本地实时时钟芯片；

串口接收芯片，用于接收所述GPS接收器的串口数据，并将串口数据中的时间信息通过主控芯片写入到本地实时时钟芯片上；

本地实时时钟芯片，用于基于获取的到时间信息向主控芯片输出第二时钟同步信号；

其中，所述时间信息与所述GPS接收器的秒脉冲信号时间同步。

可选地，所述编码传输通路包括：依次连接的编码器、第二高速光耦以及第二施密特触发器；

第二高速光耦，用于对获取的编码器的脉冲信号进行信号隔离工作，将得到的隔离后的脉冲信号传输至第二施密特触发器；

第二施密特触发器，用于将隔离后的脉冲信号整形为对应的编码信号，并将得到编码信号传输至主控芯片。

可选地，所述数字驱动器的数量被配置为至少为2个。

可选地，还包括：与主控芯片连接的储存芯片；

储存芯片，用于存储编码器和外接采集设备的编码器分配信号与时间信号。

可选地，还包括：与主控芯片连接的通信模块；

通信模块，用于在外接采集设备完成数据采集后，将储存芯片中的编码器和外接采集设备的编码器分配信号与时间信号发送到预先设置的服务器上。

可选地，还包括：本地恒温晶振；

本地恒温晶振被配置在预先设置的恒温槽内，用于保持槽体的温度恒定，使多设备时钟同步的采集卡系统不受外接温度影响。

可选地，还包括：电源模块；

电源模块，用于给多设备时钟同步的采集卡系统提供3.3V、5.0V、12.0V的直流电压。

(三)有益效果

本实用新型的有益效果是：

本实用新型采用了一路编码传输通路提供编码信号为主控芯片的时钟源，再将编码信号通过数字锁相通路或串口传输通路提供的同步时钟信号进行时钟分频处理，最后将得到多路编码器分配信号交由数字驱动器来同步触发多个外接采集设备的技术方案。

本实用新型通过一个时钟源来同步触发多个外接采集设备的方式，将误差时间控制在每一路数字驱动器延时时间，由此极大的缩短了外接采集设备之间的最大延时误差时间，从而提高了外接采集设备间的同步精度。

同时，本实用新型还通过数字锁相通路对GPS接收器的秒脉冲信号进行信号调理和锁相工作，在锁相完成后，若GPS接收器无秒脉冲信号或者秒脉冲信号差，数字锁相通路也能持需输出时钟同步信号。

还有，本实用新型还设置了串口传输通路，在数字锁相通路无法正常工作的情况下，通过串口传输通路将GPS接收器的时间信息写入本地实时时钟芯片上，然后由本地实时时钟芯片输出时钟同步信号。

附图说明

图1为本实用新型提供的一种多设备时钟同步的采集卡系统的示意图。

具体实施方式

为了更好地解释本实用新型，以便于理解，下面结合附图，通过具体实施方式，对本实用新型作详细描述。

如图1所示，本实用新型实施例提出的一种多设备时钟同步的采集卡系统，其包括：GPS接收器、数字锁相通路、串口传输通路、编码传输通路、数字驱动器以及主控芯片；数字锁相通路分别与GPS接收器和主控芯片连接，用于对GPS接收器的秒脉冲信号进行信号调理和锁相工作以向主控芯片输出第一时钟同步信号，在锁相完成后若GPS接收器无秒脉冲信号，也能持续输出第一时钟同步信号；串口传输通路分别与GPS接收器和主控芯片连接，用于将GPS接收器的时间信息写入到主控芯片的本地实时时钟芯片上，由本地实时时钟芯片向主控芯片输出第二时钟同步信号；编码传输通路与主控芯片连接，用于将由编码传输通路的编码器所产生的脉冲信号进行信号调理工作以向主控芯片输出编码信号；主控芯片与数字驱动器连接，用于依据第一时钟同步信号或者第二时钟同步信号对编码信号进行时钟分频得到编码器分配信号；再将编码器分配信号交由数字驱动器来同步触发多个外接采集设备。

本实用新型采用了一路编码传输通路提供编码信号为主控芯片的时钟源，再将编码信号通过数字锁相通路或串口传输通路提供的同步时钟信号进行时钟分频处理，最后将得到多路编码器分配信号交由数字驱动器来同步触发多个外接采集设备的技术方案。

本实用新型通过一个时钟源来同步触发多个外接采集设备的方式，将误差时间控制在每一路数字驱动器延时时间，由此极大的缩短了外接采集设备之间的最大延时误差时间，从而提高了外接采集设备间的同步精度。

同时，本实用新型还通过数字锁相通路对GPS接收器的秒脉冲信号进行信号调理和锁相工作，在锁相完成后，若GPS接收器无秒脉冲信号或者秒脉冲信号差，数字锁相通路也能持需输出时钟同步信号。

还有，本实用新型还设置了串口传输通路，在数字锁相通路无法正常工作的情况下，通过串口传输通路将GPS接收器的时间信息写入本地实时时钟芯片上，然后由本地实时时钟芯片输出时钟同步信号。

为了更好地理解上述技术方案，下面将参照附图更详细地描述本实用新型的示例性实施例。虽然附图中显示了本实用新型的示例性实施例，然而应当理解，可以以各种形式实现本实用新型而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更清楚、透彻地理解本实用新型，并且能够将本实用新型的范围完整的传达给本领域的技术人员。

首先，数字锁相环通路包括：依次连接的第一高速光耦、第一施密特触发器以及数字锁相环。

进一步地，第一高速光耦选用TLP2768A芯片，其可支持20MBd的数据传输速度。第一高速光耦内部具有发光器件和光敏器件，用于对获取的所述GPS接收器的秒脉冲信号进行信号隔离工作，首先，当接收到GPS接收器产生的秒脉冲信号后，发光器件发射对应的光信号到光敏器件，然后，光敏器件将光信号转换对应的秒脉冲信号。第一高速光耦将GPS接收器产生的秒脉冲信号通过电信号-光信号-电信号的转换来传输秒脉冲信号，对输入、输出的秒脉冲信号有良好的隔离和抗干扰作用。

进一步地，第一施密特触发器选用MC14584芯片，其为宽电压输入且内部具有6路施密特触发器(双稳态多谐振荡器)。第一施密特触发器在接收到隔离后的秒脉冲信号后，对秒脉冲信号进行波形整形，得到是方波波形的时钟参考信号。

进一步地，数字锁相环选用AD9548芯片，其内部包括：数字锁相环模块和存储器。数字锁相环在接收到输入的时钟参考信号后，数字锁相模块仿制与时钟参考信号具有相同的相位和频率的时钟同步信号，作为第一时钟同步信号传输至主控芯片；以及存储器实时存储时钟参考信号的特征值。其中，特征值用于在无时钟参考信号输入时，数字锁相环能够依据时钟参考信号失效前的特征值持续输出第一时钟同步信号。

其次，串口传输通路包括：串口接收芯片和本地实时时钟芯片。

进一步地，串口接收芯片分别与GPS接收器和主控芯片连接，用于接收GPS接收器的串口数据，并将串口数据中的时间信息通过主控芯片写入到本地实时时钟芯片上。

进一步地，本地实时时钟芯片选用DS32C35芯片，其内部集成晶振，精度为2ppm，可输出32.768Khz、8.192Khz、4.096Khz、1hz的时钟信号。本地实时时钟芯片在获取GPS接收器的时间信息后，依据其时间信号可以生成时钟同步信号，作为第二时钟同步信号传输至主控芯片。

值得一提的是，从GPS接收器的串口数据中时间信息与GPS接收器产生的秒脉冲信号时间同步。

接着，编码传输通路包括：依次连接的编码器、第二高速光耦以及第二施密特触发器。

进一步地，编码传输通路的具体工作原理是：首先，编码器将产生的脉冲信号传输至第二高速光耦进行信号隔离，得到隔离后的脉冲信号；然后，第二高速光耦将得到的隔离后的脉冲信号传输至第二施密特触发器进行信号整形，得到编码信号；最后，第二施密特触发器将编码信号传输至主控芯片，作为主控芯片的时钟源。其中，编码器选用增量型编码器，第二高速光耦选用与第一高速光耦一样的TLP2768A芯片，第二施密特触发器选用与第一施密特触发器一样的MC14584芯片。

再者，主控芯片选用型号是XC6S150的FPGA，其具有14万逻辑门电路。在需要同步触发外接采集设备的情况下，主控芯片依据第一时钟同步信号对编码信号进行时钟分频处理，得到可以同步触发惯导、扫描仪、相机、激光传感器等外接采集设备的编码器分配信号，最后将编码器分配信号交由数字驱动器来同步触发多个外接采集设备。若数字锁相通路故障无法输出第一时钟同步信号，此时将串口接收通路中本地实时时钟芯片输出第二时钟同步信号到主控芯片，通过第二时钟同步信号对编码信号进行时钟分频处理，同样可以得到编码器分配信号。

以及，数字驱动器选用74HC245芯片，其可以提供35mA的驱动电流，且传输延时时间典型为6ns。数字驱动器的数量被配置为至少为2个，且均分别与主控芯片和外接采集设备连接，用于增强编码分配信号的驱动能力，并将增强后的编码器分配信号传输至惯导、扫描仪、相机、激光传感器等外接采集设备进行同步触发。

此外，多设备时钟同步的采集卡系统还包括：储存芯片、通信模块、本地恒温晶振以及电源模块。

储存芯片选用2片SDHC/32G字节的高速SD卡，分别存储编码器和外接采集设备的编码器分配信号与时间信号。

通信模块选用WIZ550IO模块，用于在外接采集设备完成数据采集后，将储存芯片中的编码器和外接采集设备的编码器分配信号与时间信号发送到预先设置的服务器上。

本地恒温晶振选用O23B-A325-50M，可输出50MHz频率波形到主控芯片，频率稳定度为±0.03ppb。本地恒温晶振被配置在预先设置的恒温槽内，用于保持槽体的温度恒定，使多设备时钟同步的采集卡系统不受外接温度影响。

电源模块，输入24V直流电压，输出3.3V、5.0V、12.0V的直流电压。电源模块用于为多设备时钟同步的采集卡系统中的各个电子器件提供对应的直流电压。

在具体实施例中，第一高速光耦的传输延时时间最大为60ns，第一施密特触发器的传输延时时间典型为125ns，数字锁相环的传输延时时间典型为65ns，也就是GPS接收器的秒脉冲信号转换成第一时钟同步信号到达主控芯片的延时时间为60+125+65＝250ns。数字驱动器的传输延时时间典型为6ns，而惯导、扫描仪、相机、激光传感器等外接采集设备是由主控芯片中同一个时钟源驱动的，最终将外接采集设备两两之间同步触发的误差时间控制在最大延时误差时间6ns之内。

综上所述，在本实用新型提供一种多设备时钟同步的采集卡系统中，GPS接收器为采集卡系统提供与GPS接收器时间同步的秒脉冲信号；数字锁相通路将秒脉冲信号进行信号调理和锁相工作后，为采集卡系统提供可以进行时钟分频处理的第一时钟同步信号，当锁相完成后，即使没有秒脉冲信号，数字锁相通路还可以为采集卡系统提供第一时钟同步信号；串口传输通路在数字锁相通路因故障而无法正常提供第一时钟同步信号时，为采集卡系统提供与第一时钟同步信号时间同步的第二时钟同步信号；编码传输通路为采集卡系统提供一个编码信号，作为唯一的时钟源；主控芯片，依据第一时钟同步信号或第二时钟同步信号对编码信号进行时钟分频处理，得到编码器分配信号；数字驱动器，加强编码分配型号的驱动能力，使之顺利完成多个采集设备的同步触发。

本领域内的技术人员应明白，本实用新型的实施例可提供为方法、系统或计算机程序产品。因此，本实用新型可采用完全硬件实施例、完全软件实施例，或结合软件和硬件方面的实施例的形式。而且，本实用新型可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本实用新型是参照根据本实用新型实施例的方法、设备(系统)和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。

应当注意的是，在权利要求中，不应将位于括号之间的任何附图标记理解成对权利要求的限制。词语“包含”不排除存在未列在权利要求中的部件或步骤。位于部件之前的词语“一”或“一个”不排除存在多个这样的部件。本实用新型可以借助于包括有若干不同部件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的权利要求中，这些装置中的若干个可以是通过同一个硬件来具体体现。词语第一、第二、第三等的使用，仅是为了表述方便，而不表示任何顺序。可将这些词语理解为部件名称的一部分。

此外，需要说明的是，在本说明书的描述中，术语“一个实施例”、“一些实施例”、“实施例”、“示例”、“具体示例”或“一些示例”等的描述，是指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

尽管已描述了本实用新型的优选实施例，但本领域的技术人员在得知了基本创造性概念后，则可对这些实施例作出另外的变更和修改。所以，权利要求应该解释为包括优选实施例以及落入本实用新型范围的所有变更和修改。

显然，本领域的技术人员可以对本实用新型进行各种修改和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也应该包含这些修改和变型在内。

Claims (10)

1.一种多设备时钟同步的采集卡系统，其特征在于，包括：GPS接收器、数字锁相通路、串口传输通路、编码传输通路、数字驱动器以及主控芯片；

数字锁相通路分别与GPS接收器和主控芯片连接，用于对GPS接收器的秒脉冲信号进行信号调理和锁相工作以向主控芯片输出第一时钟同步信号，在锁相完成后若GPS接收器无秒脉冲信号，也能持续输出第一时钟同步信号；

串口传输通路分别与GPS接收器和主控芯片连接，用于将GPS接收器的时间信息写入到主控芯片的本地实时时钟芯片上，由本地实时时钟芯片向主控芯片输出第二时钟同步信号；

编码传输通路与主控芯片连接，用于将由编码传输通路的编码器所产生的脉冲信号进行信号调理工作以向主控芯片输出编码信号；

主控芯片与数字驱动器连接，用于依据第一时钟同步信号或者第二时钟同步信号对编码信号进行时钟分频得到编码器分配信号；再将编码器分配信号交由数字驱动器来同步触发多个外接采集设备。

2.如权利要求1所述的多设备时钟同步的采集卡系统，其特征在于，所述数字锁相通路包括：依次连接的第一高速光耦、第一施密特触发器以及数字锁相环；

第一高速光耦，用于对获取的所述GPS接收器的秒脉冲信号进行信号隔离工作，将得到的隔离后的秒脉冲信号传输至第一施密特触发器；

第一施密特触发器，用于将隔离后的秒脉冲信号整形为对应的时钟参考信号，并将得到时钟参考信号传输至数字锁相环；

数字锁相环，用于对获取的第一施密特触发器的时钟参考信号进行锁相工作，将得到的第一时钟同步信号传输至所述主控芯片。

3.如权利要求2所述的多设备时钟同步的采集卡系统，其特征在于，所述数字锁相环包括：数字锁相模块和存储器；

数字锁相模块，用于仿制与所述时钟参考信号具有相同的相位和频率的第一时钟同步信号；

存储器，用于实时存储所述时钟参考信号的特征值；

其中，特征值用于在无所述时钟参考信号输入数字锁相环时，数字锁相环依据所述时钟参考信号失效前的特征值持续输出第一时钟同步信号。

4.如权利要求1所述的多设备时钟同步的采集卡系统，其特征在于，所述串口传输通路包括：串口接收芯片和本地实时时钟芯片；

串口接收芯片，用于接收所述GPS接收器的串口数据，并将串口数据中的时间信息通过主控芯片写入到本地实时时钟芯片上；

本地实时时钟芯片，用于基于获取的到时间信息向主控芯片输出第二时钟同步信号；

其中，所述时间信息与所述GPS接收器的秒脉冲信号时间同步。

5.如权利要求1所述的多设备时钟同步的采集卡系统，其特征在于，所述编码传输通路包括：依次连接的编码器、第二高速光耦以及第二施密特触发器；

第二高速光耦，用于对获取的编码器的脉冲信号进行信号隔离工作，将得到的隔离后的脉冲信号传输至第二施密特触发器；

第二施密特触发器，用于将隔离后的脉冲信号整形为对应的编码信号，并将得到编码信号传输至主控芯片。

6.如权利要求1所述的多设备时钟同步的采集卡系统，其特征在于，所述数字驱动器的数量被配置为至少为2个。

7.如权利要求1-6任一项所述的多设备时钟同步的采集卡系统，其特征在于，还包括：与主控芯片连接的储存芯片；

储存芯片，用于存储编码器和外接采集设备的编码器分配信号与时间信号。

8.如权利要求1-6任一项所述的多设备时钟同步的采集卡系统，其特征在于，还包括：与主控芯片连接的通信模块；

通信模块，用于在外接采集设备完成数据采集后，将储存芯片中的编码器和外接采集设备的编码器分配信号与时间信号发送到预先设置的服务器上。

9.如权利要求1-6任一项所述的多设备时钟同步的采集卡系统，其特征在于，还包括：本地恒温晶振；

本地恒温晶振被配置在预先设置的恒温槽内，用于保持槽体的温度恒定，使多设备时钟同步的采集卡系统不受外接温度影响。

10.如权利要求1-6任一项所述的多设备时钟同步的采集卡系统，其特征在于，还包括：电源模块；

电源模块，用于给多设备时钟同步的采集卡系统提供3.3V、5.0V、12.0V的直流电压。