CN220457114U - 一种串联电容电路的均压电路 - Google Patents

Abstract

本申请提供了一种串联电容电路的均压电路，包括：与串联电容电路中每一个电容并联的至少一个均压器件，每一并联回路上设置至少一个开关；也即本申请可以通过在每一均压器件与电容并联的回路上设置开关，通过控制开关控制均压电路是否对串联电容进行均压，在串联电容需要均压时闭合开关，不需要均压时断开开关，解决了现有直接通过在电容旁边并联电阻或者稳压二极管的方式实现电容均压，会损耗电容上的电荷，降低电容储能效率的问题。

Description

一种串联电容电路的均压电路

技术领域

本申请涉及电子电力技术领域，具体涉及一种串联电容电路的均压电路。

背景技术

随着技术的不断发展和进步，电容串联使用的情况在电力电子领域已非常普遍。例如，普通大电解电容串联适应高压的使用工况，或者是超级电容为了满足一定电压串联使用的功率。

然而，在电容串联使用过程中，为了防止各电容内部参数一致性差以及充电中易出现某一节电容的充电电压过高损坏电容。一般通过设置均压电路，以防止电容串联充电过程中某个电容电压大于其额定电压。

现有一般直接通过在电容旁边并联电阻或者稳压二极管的方式，达到电容均压的效果，但是，此种方式会损耗电容上的电荷，影响电容储能效率。

实用新型内容

对此，本申请提供一种串联电容电路的均压电路，以解决现有直接通过在电容旁边并联电阻或者稳压二极管的方式实现电容均压，会损耗电容上的电荷，降低电容储能效率的问题。

为实现上述目的，本申请实施例提供如下技术方案：

本申请公开了一种串联电容电路的均压电路，包括：与所述串联电容电路中每一个电容并联的至少一个均压器件，每一并联回路上设置至少一个开关。

可选地，在上述的串联电容电路的均压电路中，所述均压器件个数与所述串联电容电路中的电容的个数相同。

可选地，在上述的串联电容电路的均压电路中，所述均压器件个数与所述串联电容的个数均为3。

可选地，在上述的串联电容电路的均压电路中，所述均压器件为电阻，或者，稳压二极管。

可选地，在上述的串联电容电路的均压电路中，所述并联回路是每一所述均压器件与对应电容构成的回路。

可选地，在上述的串联电容电路的均压电路中，所述开关包括以下至少之一：PMOS管、NMOS管、NPN三极管、PNP三极管、继电器。

可选地，在上述的串联电容电路的均压电路中，还包括：与每一开关对应的开关驱动电路。

可选地，在上述的串联电容电路的均压电路中，所述开关为所述PMOS管，所述开关驱动电路包括：第一电阻、第二电阻、第三电阻以及第一开关管；所述第一电阻的一端连接至所述PMOS管的源极，所述第一电阻的另一端分别连接至所述PMOS管的栅极和所述第二电阻的一端，所述第二电阻的另一端连接至所述第一开关管的漏极，所述第一开关管的源极接地，所述第一开关管的栅极通过所述第三电阻接收控制信号。

可选地，在上述的串联电容电路的均压电路中，所述开关为所述NMOS管，所述开关驱动电路包括：第四电阻，所述第四电阻的一端连接至所述NMOS管的栅极，所述第四电阻的另一端接收控制信号。

可选地，在上述的串联电容电路的均压电路中，所述串联电容电路中的电容为超级电容，或者，电解电容。

本申请提供的串联电容电路的均压电路，包括：与串联电容电路中每一个电容并联的至少一个均压器件，每一并联回路上设置至少一个开关；也即本申请可以通过在每一均压器件与电容并联的回路上设置开关，通过控制开关控制均压电路是否对串联电容进行均压，在串联电容需要均压时闭合开关，不需要均压时断开开关，解决了现有直接通过在电容旁边并联电阻或者稳压二极管的方式实现电容均压，会损耗电容上的电荷，降低电容储能效率的问题。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本申请实施例提供的一种现有的串联电容的均压电路的结构示意图；

图2为本申请实施例提供的另一种现有的串联电容的均压电路的结构示意图；

图3为本申请实施例提供的一种串联电容的均压电路的结构示意图；

图4为本申请实施例提供的另一种串联电容的均压电路的结构示意图；

图5为本申请实施例提供的又一种串联电容的均压电路的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

首先需要说明的是，如图1或图2所示，目前现有串联电容的均压电路都是直接在电容旁边并联电阻(图1)或者稳压二极管(图2)，达到均压目的的。虽然此种方式较为简单容易实现，但是其会损耗电容上的电荷。

基于上述，本申请实施例提供了一种串联电容电路的均压电路，以解决现有直接通过在电容旁边并联电阻或者稳压二极管的方式实现电容均压，会损耗电容上的电荷，降低电容储能效率的问题。

请参见图3或图4，该串联电容电路的均压电路主要包括：与串联电容电路中每一个电容并联的至少一个均压器件(以电阻为例)，每一并联回路上设置至少一个开关。

实际应用中，串联电容电路一般是通过将数量多于或等于2的电容串联构成的电路。假设串联电容电路中的串联电容的个数为3，则串联电容电路可以如图3或图4所示。

在一些实施例中，该串联电容电路的均压电路中的均压器件个数可以与串联电容电路中的电容的个数相同；当然，均压器件个数也可以与串联电容电路中的电容的个数不同，比如均压器件个数多于串联电容电路中的电容的个数。

具体的，当串联电容电路的均压电路中的均压器件个数可以与串联电容电路中的电容的个数相同时，均压器件个数与串联电容个数可以均为3，也即图3或图4所示。

在一些实施例中，均压器件的具体类型可以是电阻(如图3或图4所示)，或者，稳压二极管；当然，并不仅限于此，还可以是其他现有的均压器件，本申请对均压器件的具体类型不作限定，均在本申请的保护范围之内。

需要说明的是，结合图3或图4，每一并联回路指的是每一个均压器件与对应电容构成回路。以图3为例，假设均压器件为电阻，则电阻R1和电容C1之间的并联回路是指由电阻R1、开关S1、开关S2和电容C1构成的回路；电阻R2和电容C2之间的并联回路是指由电阻R2、开关S2和电容C2构成的回路；电阻R3和电容C3之间的并联回路是指由电阻R3、开关S3和电容C3构成的回路。

以图4为例，同样假设均压器件为电阻，则电阻R4和电容C4之间的并联回路是指由电阻R4、开关S4、开关S5和电容C4构成的回路；电阻R5和电容C5之间的并联回路是指由电阻R5、开关S5、开关S6和电容C5构成的回路；电阻R6和电容C6之间的并联回路是指由电阻R6、开关S6和电容C6构成的回路。

在一些实施例中，开关可以是PMOS管、NMOS管、NPN三极管、PNP三极管、继电器中的任意一种或多种组合使用；本申请对每一并联回路上的开关个数和开关类型不作限定，均在本申请的保护范围之内。

需要说明的是，通过在每一并联回路数设置至少一个开关，可实现将均压器件与串联电容电路分离开，当需要均压时将设置于每一并联回路上的开关闭合即可(以图3为例，则将开关S1至开关S3均关闭，以图4为例，则将开关S4至开关S6均关闭)，如此一来就可利用各个均压器件进行均压。当串联电容电路中各个电容达到充电的目标电压后，需要使用串联电容电路给系统供电时就可以将每一并联回路上设置的开关断开(以图3为例，则将开关S1至开关S3均断开，以图4为例，则将开关S4至开关S6均断开)，这样就不会对串联电容电路中各个电容上的电荷产生任何损耗。

换言之，本申请提供的方案及保留了电阻式的总压灵活的特性，还增加了无损耗的特性；并且，可根据串联电容电路的电容的个数对设置于每一并联回路上的开关进行扩展。

在一些实施例中，串联电容电路的均压电路中的为超级电容，或者电解电容；当然，并不仅限于此，串联电容电路中的电容还可以是现有其他类型电容，本申请对其不作限定，均在本申请的保护范围之内。

基于上述原理，本实施例提供的串联电容电路的均压电路，包括：与串联电容电路中每一个电容并联的至少一个均压器件，每一并联回路上设置至少一个开关；也即本申请可以通过在每一均压器件与电容并联的回路上设置开关，通过控制开关控制均压电路是否对串联电容进行均压，在串联电容需要均压时闭合开关，不需要均压时断开开关，解决了现有直接通过在电容旁边并联电阻或者稳压二极管的方式实现电容均压，会损耗电容上的电荷，降低电容储能效率的问题。

值得说明的是，现有的电容均压电路中，当与电容并联为稳压二极管时，稳压二极管会造成总压的不灵活，一旦总压大于稳压二极管的极限，稳压二极管损坏，而本申请提供的串联电容电路的均压电路，可以通过在每一并联回路上设置至少一个开关的方式，在串联电容需要均压时闭合开关，不需要均压时断开开关，能够有效避免总压大于稳压二极管极限的问题。

可选地，在本申请提供的另一实施例中，请参见图5，该串联电容电路的均压电路，还包括：与每一开关对应的开关驱动电路。

实际应用中，开关驱动电路可以用于对应开关的通断状态进行驱动。

同样参见图5，在一些实施例中，开关为PMOS管(图中的U2712和U2711)，开关驱动电路包括：第一电阻(图中的R2883和R2878)、第二电阻(图中的R2882和R2877)、第三电阻(图中的R2884和R2879)以及第一开关管(图中的Q2622和Q2620)。其中，第一电阻的一端连接至PMOS管的源极，第一电阻的另一端分别连接至PMOS管的栅极和第二电阻的一端，第二电阻的另一端连接至第一开关管的漏极，第一开关管的源极接地，第一开关管的栅极通过第三电阻接收控制信号。

其中，该控制信号可以是MCU的GPIO输出的控制信号，一般为高电平或低电平。

实际应用中，第一电阻主要作用是为了PMOS管提供Vgs偏置电压，第二电阻主要作用是为了更好调节PMOS管的Vgs偏置电压。第一开关管主要作用是为了能实现用MCU的GPIO去控制自身通断进而实现控制PMOS的开启和关断。具体的，第一开关管可以是NMOS管，也可以是NPN三极管，视具体应用环境和用户需求确定即可，均在本申请的保护范围之内。

需要说明的是，假设开关为图5中的U2712，则当GPIO＝1时第一开关管Q2622就会开启，这时第一电阻R2883和第二电阻R2882的分压会使PMOS管U2712打开，当GPIO＝0时第一开关管Q2622就会关断，此时第一开关管Q2622的电流就是0A，这时第一电阻R2883和第二电阻R2882上的分压就是0V，PMOS管U2712关闭。GPIO＝0时第一开关管Q2622和PMOS管U2712都会关断，此时不会产生任何的电流消耗，所以实现了无损耗。

还需要说明的是，当开关为U2711时的通断控制原理与上述无异，可相互参见，此处不再赘述。

同样参见图5，在一些实施例中，开关为NMOS管(图5中的Q2621)，开关驱动电路包括：第四电阻(图中的R2880)，第四电阻的一端连接至NMOS管的栅极，第四电阻的另一端接收控制信号。

同理，该控制信号可以是MCU的GPIO输出的控制信号，一般为高电平或低电平。

当控制信号为高电平时，也即GPIO＝1，NMOS管处于开启状态，也即导通状态；当控制信号为低电平时，也即GPIO＝0，NMOS管处于关闭状态，也即断开状态。

结合图5提供的串联电容电路的均压电路，其主要用如下两种工作状态：

状态1：在GPIO＝1时整个电路中的所有开关都处于开启的状态，此时可以对电容进行并联电阻进行均压。

状态2：在GPIO＝0时整个电路中的所有开关都处于关闭状态，此时电容并联的所有回路都处于关闭状态，此时就不会对电容上的电荷产生任何的消耗。

需要说明的是，本实施例仅以串联电容电路中含有3个电容，其中两个电容与对应均压器件的并联回路上的开关为PMOS管，剩余一个电容与对应均压器件的并联回路上的开关为NMOS管为例进行说明的；实际应用中，PMOS管对应的开关驱动开关可根据串联电容电路中电容个数进行扩展，因此本申请提供的串联电容电路的均压电路具有很强的可扩展性。

还需要说明的是，与图3对应，图5中的电容C2825相当于图3中的电容C1，电容C2823相当于电容C2，电容C2824相当于电容C3，电阻R2881相当于电阻R1，电阻R2875相当于电阻R2，电阻R2876相当于电阻R3，开关U2712相当于开关S1，开关U2711相当于开关S2，开关Q2621相当于开关S3。

在本实施例中，通过为串联电容电路的均压电路中各个开关增设对应的开关驱动电路，可以实现用MCU的GPIO去控制自身通断进而实现对应开关的开启和关断，提高了串联电容电路的均压电路的控制可靠性。

本说明书中的各个实施例中记载的特征可以相互替换或者组合，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统或系统实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的系统及系统实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。

专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (8)

1.一种串联电容电路的均压电路，其特征在于，包括：与所述串联电容电路中每一个电容并联的至少一个均压器件，以及与每一开关对应的开关驱动电路，其中，每一并联回路上设置至少一个开关，所述开关包括以下至少之一：PMOS管、NMOS管、NPN三极管、PNP三极管、继电器。

2.根据权利要求1所述的串联电容电路的均压电路，其特征在于，所述均压器件个数与所述串联电容电路中的电容的个数相同。

3.根据权利要求2所述的串联电容电路的均压电路，其特征在于，所述均压器件个数与所述串联电容的个数均为3。

4.根据权利要求1所述的串联电容电路的均压电路，其特征在于，所述均压器件为电阻，或者，稳压二极管。

5.根据权利要求1所述的串联电容电路的均压电路，其特征在于，所述并联回路是每一所述均压器件与对应电容构成的回路。

6.根据权利要求1所述的串联电容电路的均压电路，其特征在于，所述开关为所述PMOS管，所述开关驱动电路包括：第一电阻、第二电阻、第三电阻以及第一开关管；所述第一电阻的一端连接至所述PMOS管的源极，所述第一电阻的另一端分别连接至所述PMOS管的栅极和所述第二电阻的一端，所述第二电阻的另一端连接至所述第一开关管的漏极，所述第一开关管的源极接地，所述第一开关管的栅极通过所述第三电阻接收控制信号。

7.根据权利要求1所述的串联电容电路的均压电路，其特征在于，所述开关为所述NMOS管，所述开关驱动电路包括：第四电阻，所述第四电阻的一端连接至所述NMOS管的栅极，所述第四电阻的另一端接收控制信号。

8.根据权利要求1-7任一项所述的串联电容电路的均压电路，其特征在于，所述串联电容电路中的电容为超级电容，或者，电解电容。