CN220342373U - 多通道图像采集装置 - Google Patents

Abstract

本实用新型公开了多通道图像采集装置，包括FPGA模块、电源模块、数字视频采集模块以及USB接口，所述电源模块、数字视频采集模块以及USB接口均电连接在所述FPGA模块上，所述FPGA模块用于将数据进行分包处理，所述电源模块用于FPGA模块的供电，所述数字视频采集模块用于采集图像数据，所述USB接口用于上传FPGA模块分包处理的数据。本实用新型具有FPGA模块将四路数据进行分包处理，一帧一帧地通过GPIFII接口送给USB芯片，将前景图像绘制，图像缓存等功能由PS端实现，将背景图像采集、图像叠加等功能由PL实现。最终实现了高达每秒15帧的1080P图像叠加速度的优点。

Description

多通道图像采集装置

技术领域

本实用新型涉及图像处理技术领域，尤其涉及多通道图像采集装置。

背景技术

图像叠加的定义是将目标图像按一定比例的透明度叠加到原始图像上。该技术是图像处理技术中的一个重要部分，广泛应用于国防、工业、交通、医疗、能源、信息技术以及日常生活等领域。目前最广泛的应用是将字符、图形等目标图像叠加到原始图像上，及时给出和增加原图像画面无法表达或明确表达的信息，使画面图文并茂、实用醒目。

随着近些年科技的进步和经济的发展，高清视频图像的相关技术已逐步应用于各个领域。高清视频图像(720P，1080P、4K等)具有数据量大，传输速度快的特点。以24位RGB格式的1080P图像为例，一帧图像的有效数据量约为47.5Mbit(1920x1080x24)。如果以每秒钟60帧的刷新率来计算，则每秒钟的传输数据量为2.7Gbit.实际传输速度约为3.5Gbit.如此大数据量的采集，传输，计算和显示都需要相应的硬件支持。尤其是大数据量的计算对处理器的要求非常高。当前高清视频图像的数据处理大多基于PC机实现，存在成本高，体积大，功耗大等缺点。所以嵌入式平台上实现可靠性与实时性俱佳的图像处理应用成为当前研究的热点。

实用新型内容

本实用新型的目的就在于提供多通道图像采集装置，具有FPGA模块作为图像采集模块的核心部分，其主要功能为采集图像数据，并将四路数据进行分包处理，一帧一帧地通过GPIFII接口送给USB芯片。将前景图像绘制，图像缓存等功能由PS端实现，将背景图像采集、图像叠加等功能由PL实现。最终实现了高达每秒15帧的1080P图像叠加速度的优点。

为了实现上述目的，本实用新型采用的技术方案是：多通道图像采集装置包括FPGA模块、电源模块、数字视频采集模块以及USB接口，所述电源模块、数字视频采集模块以及USB接口均电连接在所述FPGA模块上，所述FPGA模块用于将数据进行分包处理，所述电源模块用于FPGA模块的供电，所述数字视频采集模块用于采集图像数据，所述USB接口用于上传FPGA模块分包处理的数据。

在多通道图像采集装置具体的实施方案中，所述数字视频采集模块包括红外数字视频解串芯片、自定义数字视频解串芯片、单端PAL视频解码芯片和差分PAL视频解码芯片，红外数字视频解串芯片用于将红外数字视频转为并行数据，自定义数字视频解串芯片用于将自定义数字视频转为并行数据，单端PAL视频解码芯片和差分PAL视频解码芯片用于将将模拟视频数据转换为数字数据。

在多通道图像采集装置具体的实施方案中，所述FPGA模块包括解串芯片驱动、解码芯片驱动、USB驱动、灰度分量提取模块、缓存控制模块和分时传输控制模块，其中解串芯片驱动用于对红外视频信号进行解码，解码芯片驱动用于对自定义视频信号进行解码，USB驱动用于USB接口的数据传输，灰度分量提取模块用于提取出解码芯片数据流中的Y分量数据，即灰度数据，缓存控制模块用于视频信号数据的缓存，分时传输控制模块用于控制数据的传输。

在多通道图像采集装置具体的实施方案中，所述缓存控制模块包括四个由FPGA模块内部存储资源构成的FIFO及外挂的DDR3，四个FIFO分别用于红外视频信号数据、自定义视频信号数据、单端PAL视频信号数据以及差分PAL视频信号数据的第一级缓存，容量为2-4行数据，DDR3用于视频数据的第二级缓存，四路数据按不同地址空间分开存放，各自所需容量为2-4帧数据。

与现有技术相比，本实用新型的优点在于：延用现有成熟的架构来实现用户系统软件的设计，另一方面针对新增功能与指标，增加了外围电路设计，达到了高集成度，低成本，功能更强的优点。

FPGA模块作为图像采集模块的核心部分，其主要功能为采集图像数据，并将四路数据进行分包处理，一帧一帧地通过GPIFII接口送给USB芯片。将前景图像绘制，图像缓存等功能由PS端实现，将背景图像采集、图像叠加等功能由PL实现。最终实现了高达每秒15帧的1080P图像叠加速度。

能够同时处理四路视频，一路为红外数字视频，灰度图像，图像大小1920*512，其中每行1920个像素中，左边640个为红外8bit数据，右边1280个为红外14bit数据(大小为16bit,低14位为数据，高两位为填充数据00)，帧率50或48，CML标准电平输入；一路为自定义数字视频，灰度图像，像素位宽8bit，图像大小720*576，帧率50或48，CML标准电平输入，能支持其他大小和帧率，如大小支持1000*1000,1536K*1152等；一路差分PAL制式模拟视频，大小720*576，帧率25，差分PAL正端电平为-1V到+1V，差分PAL负端电平为-1V到+0.3V；一路标准PAL制式模拟视频，大小720*576，帧率25，标准PAL电平为-0.3V到+1V。

附图说明

图1为本实用新型的原理框图；

图2为本实用新型TLK1501结构框图；

图3为本实用新型ADV7182A内部结构框图；

图4为本实用新型USB芯片内部功能框图；

图5为本实用新型电源设计图；

图6为本实用新型分时控制模块原理框图。

具体实施方式

下面将对本实用新型作进一步说明。

为使本申请实施方式的目的、技术方案和优点更加清楚，下面将结合本申请实施方式中的附图，对本申请实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式是本申请一部分实施方式，而不是全部的实施方式。基于本申请中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。

因此，以下对在附图中提供的本申请的实施方式的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施方式。基于本申请中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的设备或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本申请中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。

请参阅图1-5，多通道图像采集装置，包括FPGA模块、电源模块、数字视频采集模块以及USB接口，所述电源模块、数字视频采集模块以及USB接口均与FPGA模块电连接，所述FPGA模块用于将数据进行分包处理，FPGA模块采用Xilinx公司的K7系列的芯片，型号为XC7K325T，该芯片包含326080个Logic Cells，840个DSP slices，1路X8 pcie，16对GTX接口，最大用户IO为500个，该处理与响应速度快，且成本低性价比高。

所述数字视频采集模块包括红外数字视频解串芯片、自定义数字视频解串芯片、单端PAL视频解码芯片和差分PAL视频解码芯片；其中所述红外数字视频解串芯片和自定义数字视频解串芯片均采用TLK1501芯片，该芯片为高速串并-并串收发器，广泛应用于通讯系统，视频监控系统，户外LED显示系统等。如图2所示，TLK1501主要包括3个主要模块：并串转换模块，串并转换模块及时钟模块。对于并串转换模块，TLK1501的系统侧支持16位的并行接口，并行数据时钟30-75Mhz。这个模块包括一个片内8B/10B编码器，将16位并行数据分成两个8位数据进行编码，编码后的数据为20位，再通过并串转换发送出去。

所述单端PAL视频解码芯片和差分PAL视频解码芯片均采用ADV7182A芯片，先通过该芯片对视频信号进行解码，将模拟视频数据转换为数字数据，再通过FPGA模块进行采集处理，如图3所示，该芯片是一款单芯多格式视频解码器，自动检测标准模拟基带视频信号，并将其转换为YcbCr 4:2:2视频数据流。支持CVBS、S-Video(Y/C)、和YPrPb形式的NTSC、PAL和SECAM标准。

所述USB接口为USB3.0接口，如图4所示，USB芯片选的是CYPRESS公司的CYUSB3014，集成了USB3.1 Gen 1和USB2.0物理层(PHY以及32位ARM926EJ-S微处理器，因此具有强大的数据处理能力，并可用于构建自定义应用。本产品采用了一种架构，能够使从GPIFII到USB接口的数据传输速度可达375MBps，并且USB3.0接口通过外挂控制器实现，USB芯片与FPGA模块之间通过GPIF接口实现异步FIFO通信，外挂FLASH芯片用于存储固件。

为了保证FPGA模块的正常工作，所述电源模块需严格遵照上电时序，优选的所述上电时序为：VCCINT>VCCBRAM>VCCAUX>VCCAUX_IO>VCCO，FPGA模块对电源模块的需求如表1所示

表1FPGA模块对电源模块的需求表

如图5所示，供电由外部提供12V电源，模块内部首先经过滤波器进行处理，再经过隔离电源模块，最后再经过各降压电源转为各个模块所需的电压使用。

具体的，所述FPGA模块包括解串芯片驱动、解码芯片驱动、USB驱动、灰度分量提取模块、缓存控制模块和分时传输控制模块，其中解串芯片驱动用于对红外视频信号进行解码；解码芯片驱动用于对自定义视频信号进行解码；USB驱动用于USB接口的数据传输；ADV7182A解码后的输出数据格式为ITU-RBT.656(8bit 4:2:2YCbCr)，灰度分量提取模块用于提取出解码芯片数据流中的Y分量数据，即灰度数据；缓存控制模块用于视频信号数据的缓存，存控制模块包括四个由FPGA模块内部存储资源构成的FIFO及外挂的DDR3，四个FIFO分别用于红外视频信号数据、自定义视频信号数据、单端PAL视频信号数据以及差分PAL视频信号数据的第一级缓存，容量为2-4行数据，DDR3用于视频数据的第二级缓存，四路数据按不同地址空间分开存放，各自所需容量为2-4帧数据；分时传输控制模块用于控制数据的传输，如图6所示，分时传输控制模块设计检测4路视频信号的接收缓存状态，并排序出4路信号缓存满1帧的先后次序，再按照先满先传的次序，依次将缓存满1帧的这一路视频数据从DDR中读出，并在每一帧数据中添加用于识别视频类别和帧序号的开销，然后再通过USB3.0控制器传输到上位机。本设计中一个传输周期的时间为1s,在一个传输周期内，将依次传输完所有的4路视频信号。USB3.0的GPIF II与FPGA模块接口速率约为300MB/s，4路视频信号的数率分别如下：

红外视频：(640+1280*2)*512*50＝81920000≈82MB；

自定义视频：720*576*50＝20736000≈21MB；

2路PAL模拟视频：720*576*25*2＝20736000≈21MB；

总共4路信号数率约为124MB/s，加上附加开销约150MB/s。所以FGPA的上传速度完全满足要求。

本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的方法及其核心思想；同时，对于本领域的一般技术人员，依据本实用新型的思想，在具体实施方式及应用范围上均会有改变之处，对本实用新型的变更和改进将是可能的，而不会超出附加权利要求所规定的构思和范围，综上所述，本说明书内容不应理解为对本实用新型的限制。

Claims (4)

1.多通道图像采集装置，其特征在于：包括FPGA模块、电源模块、数字视频采集模块以及USB接口，所述电源模块、数字视频采集模块以及USB接口均电连接在所述FPGA模块上，所述FPGA模块用于将数据进行分包处理，所述电源模块用于FPGA模块的供电，所述数字视频采集模块用于采集图像数据，所述USB接口用于上传FPGA模块分包处理的数据。

2.根据权利要求1所述的多通道图像采集装置，其特征在于：所述数字视频采集模块包括红外数字视频解串芯片、自定义数字视频解串芯片、单端PAL视频解码芯片和差分PAL视频解码芯片，红外数字视频解串芯片用于将红外数字视频转为并行数据，自定义数字视频解串芯片用于将自定义数字视频转为并行数据，单端PAL视频解码芯片和差分PAL视频解码芯片用于将模拟视频数据转换为数字数据。

3.根据权利要求2所述的多通道图像采集装置，其特征在于：所述FPGA模块包括解串芯片驱动、解码芯片驱动、USB驱动、灰度分量提取模块、缓存控制模块和分时传输控制模块，其中解串芯片驱动用于对红外视频信号进行解码，解码芯片驱动用于对自定义视频信号进行解码，USB驱动用于USB接口的数据传输，灰度分量提取模块用于提取出解码芯片数据流中的Y分量数据，即灰度数据，缓存控制模块用于视频信号数据的缓存，分时传输控制模块用于控制数据的传输。

4.根据权利要求3所述的多通道图像采集装置，其特征在于：所述缓存控制模块包括四个由FPGA模块内部存储资源构成的FIFO及外挂的DDR3，四个FIFO分别用于红外视频信号数据、自定义视频信号数据、单端PAL视频信号数据以及差分PAL视频信号数据的第一级缓存，容量为2-4行数据，DDR3用于视频数据的第二级缓存，四路数据按不同地址空间分开存放，各自所需容量为2-4帧数据。