CN220154819U - 一种数字输入输出处理系统 - Google Patents
一种数字输入输出处理系统 Download PDFInfo
- Publication number
- CN220154819U CN220154819U CN202321674631.2U CN202321674631U CN220154819U CN 220154819 U CN220154819 U CN 220154819U CN 202321674631 U CN202321674631 U CN 202321674631U CN 220154819 U CN220154819 U CN 220154819U
- Authority
- CN
- China
- Prior art keywords
- signal
- resistor
- input
- module
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001914 filtration Methods 0.000 claims abstract description 61
- 230000007306 turnover Effects 0.000 claims abstract description 37
- 239000003990 capacitor Substances 0.000 claims description 39
- 238000002955 isolation Methods 0.000 claims description 31
- 230000003287 optical effect Effects 0.000 claims description 20
- 230000008878 coupling Effects 0.000 claims description 17
- 238000010168 coupling process Methods 0.000 claims description 17
- 238000005859 coupling reaction Methods 0.000 claims description 17
- 230000009467 reduction Effects 0.000 claims description 11
- 230000003321 amplification Effects 0.000 claims 1
- 238000003199 nucleic acid amplification method Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 13
- 230000008569 process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005070 sampling Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Electronic Switches (AREA)
Abstract
本实用新型涉及信号处理技术领域，公开一种数字输入输出处理系统，该系统包括FPGA芯片，FPGA芯片内设有输入处理模块以及输出处理模块；输入处理模块包括：多拍滤波单元；多拍滤波单元与FPGA芯片的外部输入引脚连接；输出处理模块包括：计数器和异或电路；异或电路分别与计数器以及FPGA芯片的外部输出引脚连接。通过滤波单元对外部输入引脚接收到的输入信号进行多拍滤波处理获得滤波信号；通过异或电路基于待处理信号和计数器的计数脉冲信号进行异或操作获得待处理信号的翻转信号，并通过外部输出引脚将翻转信号输出，降低了高频误触发电路，并将软件的工作硬件化，通过FPGA芯片对输出信号进行翻转，提高了信号处理效率。
Description
技术领域
本实用新型涉及信号处理技术领域，尤其涉及一种数字输入输出处理系统。
背景技术
随着工业技术的不断发展，设备需要使用越来越多的传感器，这就使得设备的数字IO数量需求越来越多，对数字IO的要求也越来越高。
市面大部分产品控制输入一般只有单级的RC滤波且滤波精度低，软件通过多次采样进行滤波，控制输出不带自动翻转功能，必须通过软件编程定时再翻转回来，这种控制输入输出方式的输入滤波精度低、输出延时精度低。
上述内容仅用于辅助理解本实用新型的技术方案，并不代表承认上述内容是现有技术。
实用新型内容
本实用新型的主要目的在于提供了一种数字输入输出处理系统，旨在解决现有技术中数字输入输出处理系统一般只有单级的RC滤波且滤波精度低，软件通过多次采样进行滤波，控制输出不带自动翻转功能，必须通过软件编程定时再翻转回来的技术问题。
为实现上述目的，本实用新型提供了一种数字输入输出处理系统，所述数字输入输出处理系统包括：FPGA芯片；
所述FPGA芯片内设有输入处理模块以及输出处理模块；
所述输入处理模块包括：多拍滤波单元；
所述多拍滤波单元与所述FPGA芯片的外部输入引脚连接；
所述输出处理模块包括：计数器和异或电路；
所述异或电路分别与所述计数器以及所述FPGA芯片的外部输出引脚连接；
所述多拍滤波单元，用于对所述外部输入引脚接收到的输入信号进行多拍滤波处理，获得滤波信号，以使外部终端获得滤波信号；
所述异或电路，用于基于待处理信号和所述计数器的计数脉冲信号进行异或操作，获得所述待处理信号的翻转信号，并通过所述外部输出引脚将所述翻转信号输出。
可选地，所述输入处理模块还包括：可调PWM时钟和信号计数单元；
所述多拍滤波单元还分别与所述可调PWM时钟以及所述信号计数单元连接；
所述可调PWM时钟，用于根据PWM时钟设置调整多拍滤波单元进行多拍滤波的时间间隔；
所述信号计数单元，用于采用FPGA寄存器进行输入信号计数。
可选地，所述输出处理模块还包括：输出寄存器；
所述输出寄存器与所述异或电路连接；
所述异或电路，用于基于输出寄存器输出的待处理信号和所述计数器的技术脉冲信号进行异或操作，获得所述待处理信号的翻转信号，并通过所述外部输出引脚将所述翻转信号输出。
可选地，所述系统还包括：光耦隔离降压模块和RC滤波模块；
所述光耦隔离降压模块与所述RC滤波模块连接，所述RC滤波模块与所述FPGA芯片的外部输入引脚连接；
所述光耦隔离降压模块，用于对外部输入信号进行电气隔离及降压，获得输入信号，并将所述输入信号发送至所述RC滤波模块；
所述RC滤波模块，用于对所述输入信号进行滤波，并将滤波后的输入信号发送至所述FPGA芯片。
可选地，所述光耦隔离降压模块包括：第一LED灯、第一电阻、第一电容、第二电阻以及第一光电耦合器；
所述第一LED灯的阴极与外部信号的输入端连接，所述第一LED灯的阳极与所述第一电阻的第一端连接；
所述第一电阻的第二端分别与所述第一电容的第一端、所述第二电阻的第一端以及所述第一光电耦合器的第一端连接；
所述第一电容的第二端与输入输出接口连接，所述第二电阻的第二端与所述第一电容的第二端连接；
所述第二电阻的第二端、所述第一电容的第二端还与所述第一光电耦合器的第二端连接；
所述第一光电耦合器的第三端与所述RC滤波模块连接；
所述第一光电耦合器的第四端接地。
可选地，所述RC滤波模块包括：第三电阻和第二电容；
所述第三电阻的第一端与所述第一光电耦合器的第三端连接，所述第三电阻的第二端与供电电压端连接；
所述第二电容的第一端与所述第一光电耦合器的第三端连接，所述第二电容的第二端与所述第一光电耦合器接地的第四端连接。
可选地，所述系统还包括：光耦隔离模块与放大模块；
所述光耦隔离模块与分别所述FPGA芯片的外部输出以及所述放大模块连接，所述放大模块与负载连接；
所述光耦隔离模块，用于对所述FPGA输出的翻转信号进行电气隔离，并将隔离后的所述翻转信号发送至所述放大模块；
所述放大模块，用于对隔离后的所述翻转信号进行放大处理，并将处理后的信号发送至负载。
可选地，所述光耦隔离模块包括：第四电阻、第五电阻、第三电容、第六电阻、第二LED灯和第二光电耦合器；
所述第二光电耦合器的第一端与所述FPGA芯片的外部输出引脚连接；
所述第四电阻的第一端与供电电压端连接，所述第四电阻的第二端与所述第二光电耦合器的第二端连接；
所述第二光电耦合器的第三端分别与放大模块、所述第五电阻的第一端以及输入输出接口连接，所述第二光电耦合器的第四端与所述放大模块连接；
所述第五电阻的第二端与所述第三电容的第一端连接，所述第三电容的第二端分别与所述第六电阻的第一端、所述放大模块连接；
所述第六电阻的第二端与所述第二LED灯的阴极连接，所述第二LED灯的阳极连接输入输出接口。
可选地，所述放大模块包括：三极管、二极管、第七电阻、第三电容以及第八电阻；
所述第七电阻的第一端与所述第二光电耦合器的第四端连接，所述第七电阻的第二端分别与低电平端以及所述三极管的发射极连接；
所述第八电阻的第一端所述第二光电耦合器的第四端连接，所述第八电阻的第二端与所述三极管的基极连接；
所述二极管的阴极与所述第二光电耦合器的第三端连接，所述二极管的阳极分别与所述三极管的集电极、所述第三电容的第二端以及负载连接。
本实用新型提出的数字输入输出处理系统包括FPGA芯片，FPGA芯片内设有输入处理模块以及输出处理模块；输入处理模块包括：多拍滤波单元；多拍滤波单元与FPGA芯片的外部输入引脚连接；输出处理模块包括：计数器和异或电路；异或电路分别与计数器以及FPGA芯片的外部输出引脚连接。通过滤波单元对外部输入引脚接收到的输入信号进行多拍滤波处理，获得滤波信号；通过异或电路基于待处理信号和计数器的计数脉冲信号进行异或操作，获得待处理信号的翻转信号，并通过外部输出引脚将翻转信号输出。由于是通过FPGA芯片中的多拍滤波单元和异或电路进行输入和输出信号的处理，降低了高频误触发电路，并将软件的工作硬件化，通过FPGA芯片对输出信号进行翻转，提高了信号处理效率。
附图说明
图1为本实用新型第一实施例的功能模块示意图；
图2为本实用新型第二实施例外部输入电路的电路示意图；
图3为本实用新型第二实施例外部输出电路的电路示意图。
附图标号说明：
本实用新型目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
需要说明，本实用新型实施例中所有方向性指示（诸如上、下、左、右、前、后……）仅用于解释在某一特定姿态（如附图所示）下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，在本实用新型中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当人认为这种技术方案的结合不存在，也不在本实用新型要求的保护范围之内。
参照图1，图1为本实用新型第一实施例的功能模块示意图。
本实施例公开了一种数字输入输出处理系统，如图1所示，所述系统包括：FPGA芯片；
所述FPGA芯片内设有输入处理模块以及输出处理模块；
所述输入处理模块包括：多拍滤波单元；
所述多拍滤波单元与所述FPGA芯片的外部输入引脚连接；
所述输出处理模块包括：计数器和异或电路；
所述异或电路分别与所述计数器以及所述FPGA芯片的外部输出引脚连接；
所述多拍滤波单元，用于对所述外部输入引脚接收到的输入信号进行多拍滤波处理，获得滤波信号，以使外部终端获得滤波信号；
所述异或电路，用于基于待处理信号和所述计数器的计数脉冲信号进行异或操作，获得所述待处理信号的翻转信号，并通过所述外部输出引脚将所述翻转信号输出。
可以理解的是，上述FPGA芯片即现场可编程门阵列，是一种在PAL （可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
需要说明的是，本实施例中，FPGA芯片内设有输入处理模块与输出处理模块，输入处理模块与FPGA芯片的外部输入引脚连接，从而实现对FPGA芯片的处理，并将处理后的信号存储至FPGA中的存储单元中，从而使得外部设备（如个人电脑等读取设备）可以获取到存储单元中的信号。
需要解释的是，本实施例中，所述处理模块可以包括多拍滤波单元，多拍滤波单元可以对FPGA输入引脚获得的信号进行多拍滤波处理，从而实现多次采样滤波，降低高频误触发电路。
可以理解的是，在多拍滤波单元进行多拍滤波生成滤波信号时，可以将生成的滤波信号存储至FPGA的存储单元（如FPGA寄存器）中，从而使得外部设备可以获取到存储单元中的滤波信号。
在一种实现方式中，为了对多拍滤波单元的滤波进行控制，所述输入处理模块还包括：可调PWM时钟和信号计数单元；
所述多拍滤波单元还分别与所述可调PWM时钟以及所述信号计数单元连接；
所述可调PWM时钟，用于根据PWM时钟设置调整多拍滤波单元进行多拍滤波的时间间隔；
所述信号计数单元，用于采用FPGA寄存器进行输入信号计数。
需要说明的是，上述可调PWM时钟为设置在FPGA芯片中的可以进行时钟控制的功能单元。在进行输入信号处理之前，用户可以对FPGA芯片中的可调PWM时钟进行预设置，从而控制多拍滤波的时间间隔，达到设置滤波时长的效果。在具体实现中，时钟可以采用10M-100M，精度可以达到纳秒级别，并且可以通过PWM设置来调整滤波时间的长短，以达到对于不同信号的不同处理。
应当理解的是，上述信号计数单元是一种可以对多拍滤波进行IO计数的单元。在具体实现中，信号计数单元可以采用FPGA寄存器进行稳定可靠的计数。
需要说明的是，上述计数器为设置FPGA芯片中可以进行计数设置的功能单元。在进行输出信号处理之前，用户可以对FPGA芯片中的计数器进行预设置，从而控制计数器的计数脉冲输出信号。
需要解释的是，在进行信号翻转时，计数器将置减计数，减到零时即可停止信号输出，从而实现翻转信号的精确延时输出。
可以理解的是，本实施例中所述的异或电路是一种可以将原有的信号与计数器输出的计数脉冲信号进行异或运算的电路，通过异或电路，FPGA芯片的输出处理模块可以实现对信号的翻转输出。
在一种实现方式中，所述输出处理模块还包括：输出寄存器；
所述输出寄存器与所述异或电路连接；
所述异或电路，用于基于输出寄存器输出的待处理信号和所述计数器的技术脉冲信号进行异或操作，获得所述待处理信号的翻转信号，并通过所述外部输出引脚将所述翻转信号输出。
可以理解的是，在本实施例中，输出寄存器是一种可以用于存储数据与信号的寄存器。当需要对外部设备进行数据输出时，可以将通过输出寄存器输出待处理信号，并通过异或电路与计数器实现对待处理信号的翻转，从而实现输出待处理信号的翻转信号。
在具体实现中，本实施例输出采用异或电路、计数器、可调PWM时钟作为翻转电路实现信号的自动翻转，翻转电路的输入不影响之前输出寄存器的值。使用翻转时可以直接写入翻转时间长度，就能够达到精确定时输出，并且对于不同的负载可以设置不同的翻转时间，从而能够应用于更多的负载。
本实施例提出的数字输入输出处理系统包括FPGA芯片，FPGA芯片内设有输入处理模块以及输出处理模块；输入处理模块包括：多拍滤波单元；多拍滤波单元与FPGA芯片的外部输入引脚连接；输出处理模块包括：计数器和异或电路；异或电路分别与计数器以及FPGA芯片的外部输出引脚连接。通过滤波单元对外部输入引脚接收到的输入信号进行多拍滤波处理，获得滤波信号；通过异或电路基于待处理信号和计数器的计数脉冲信号进行异或操作，获得待处理信号的翻转信号，并通过外部输出引脚将翻转信号输出。由于是通过FPGA芯片中的多拍滤波单元和异或电路进行输入和输出信号的处理，降低了高频误触发电路，并将软件的工作硬件化，通过FPGA芯片对输出信号进行翻转，提高了信号处理效率。
为了进一步地提高外部输入信号的处理效率，所述系统还包括：光耦隔离降压模块和RC滤波模块；
所述光耦隔离降压模块与所述RC滤波模块连接，所述RC滤波模块与所述FPGA芯片的外部输入引脚连接；
所述光耦隔离降压模块，用于对外部输入信号进行电气隔离及降压，获得输入信号，并将所述输入信号发送至所述RC滤波模块；
所述RC滤波模块，用于对所述输入信号进行滤波，并将滤波后的输入信号发送至所述FPGA芯片。
需要说明的是，上述光耦隔离降压模块是一种用于实现电路之间的电气隔离以及电压降低的电路模块。通过光耦隔离降压模块和RC滤波模块，实现了对外部信号输入端和FPGA芯片的电器隔离，并降低了输入信号的高频谐波，提高了信号处理效率。
为了进一步地提高外部输出信号的处理效率，所述系统还包括：光耦隔离模块与放大模块；
所述光耦隔离模块与分别所述FPGA芯片的外部输出以及所述放大模块连接，所述放大模块与负载连接；
所述光耦隔离模块，用于对所述FPGA输出的翻转信号进行电气隔离，并将隔离后的所述翻转信号发送至所述放大模块；
所述放大模块，用于对隔离后的所述翻转信号进行放大处理，并将处理后的信号发送至负载。
需要说明的是，上述光耦隔离模块是一种可以实现电路之前的电气隔离的电路模块，通过光信号进行数据传输，有效地降低了电磁干扰、电压突波和低电位差等因素对电路造成的影响，提升了系统的稳定性和可靠性。
在具体实现中，本实施例对于输入输出信号的处理，相当于将现有软件的工作通过FPGA芯片来进行处理。FPGA硬件电路的电路实时性较高，处理速度只与FPGA所用的时钟有关，降低了其他多余因素对信号处理效率的影响。本方案将软件功能硬件化，相较于CPU软件处理输入输出信号，本实用新型的方案适用于对信号处理要求较高、对于成本不太敏感的场合。
参照图2，图2为本实用新型第二实施例外部输入电路的电路示意图。
如图2所示，所述光耦隔离降压模块包括：第一LED灯D1、第一电阻R1、第一电容C1、第二电阻R2以及第一光电耦合器E1；
所述第一LED灯D1的阴极与外部信号的输入端连接，所述第一LED灯D1的阳极与所述第一电阻R1的第一端连接；
所述第一电阻R1的第二端分别与所述第一电容C1的第一端、所述第二电阻R2的第一端以及所述第一光电耦合器E1的第一端连接；
所述第一电容C1的第二端与输入输出接口IO24V连接，所述第二电阻R2的第二端与所述第一电容C1的第二端连接；
所述第二电阻R2的第二端、所述第一电容C1的第二端还与所述第一光电耦合器E1的第二端连接；
所述第一光电耦合器E1的第三端与所述RC滤波模块连接；
所述第一光电耦合器E1的第四端接地GND。
需要说明的是，上述第一LED灯D1可以是绿色的LED灯，第一LED灯D1的阴极与外部输入端连接，可以接收外部输入端发送的输入信号。在接收到输入信号时，第一LED灯可以发出绿色光用以提醒用户。
需要解释的是，上述输入输出接口IO24V接口可以分为数字输入/输出（DigitalInput/Output，DIO）和模拟输入/输出（Analog Input/Output，AIO）两类，是一种工业控制设备或系统中常用的24伏特（V）输入/输出（Input/Output，IO）接口。输入输出接口IO24V可以作为工业控制领域中常见的电源电压，具有较好的抗干扰性能和适用范围。
应当理解的是，上述光电耦合器是一种用于实现电气信号隔离传输的电子器件，它可以由一个发光元件（通常为发光二极管，LED）和一个光敏元件(例如光敏三极管、光敏电阻、光敏二极管等)组成。光电耦合器的工作原理是：当输入端有信号时，发光二极管导通并发光。光敏元件接收到发光二极管发出的光信号后产生相应的电信号；输出端的电路根据光敏元件产生的电信号进行相应的控制；由于光电耦合器采用光信号而非电信号传输数据，它能有效实现电路之间的隔离，降低电磁干扰、电压突波和地电位差等对电路造成的影响，提高系统的稳定性和可靠性。
进一步地，所述RC滤波模块包括：第三电阻R3和第二电容C2；
所述第三电阻R3的第一端与所述第一光电耦合器E1的第三端连接，所述第三电阻R3的第二端与供电电压端VCC3.3连接；
所述第二电容C2的第一端与所述第一光电耦合器E1的第三端连接，所述第二电容C2的第二端与所述第一光电耦合器E1接地GND的第四端连接。
可以理解的是，通过RC滤波模块可以对降压后的输入信号进行RC滤波，从而获得滤波后的输入信号，也即外部输入信号，并将该外部输入信号发送至FPGA芯片的外部输入引脚。
需要说明的是，上述供电电压端VCC3.3可以为RC滤波模块提供3.3V的供电电压。
参照图3，图3为本实用新型第二实施例外部 输出电路的电路示意图。
如图2所示，所述光耦隔离模块包括：第四电阻R4、第五电阻R5、第三电容C3、第六电阻R6、第二LED灯D3和第二光电耦合器E2；
所述第二光电耦合器E2的第一端与所述FPGA芯片的外部输出引脚连接；
所述第四电阻R4的第一端与供电电压端VCC3.3连接，所述第四电阻R4的第二端与所述第二光电耦合器E2的第二端连接；
所述第二光电耦合器E2的第三端分别与放大模块、所述第五电阻R5的第一端以及输入输出接口IO24V连接，所述第二光电耦合器E2的第四端与所述放大模块连接；
所述第五电阻R5的第二端与所述第三电容C3的第一端连接，所述第三电容C3的第二端分别与所述第六电阻R6的第一端、所述放大模块连接；
所述第六电阻R6的第二端与所述第二LED灯D3的阴极连接，所述第二LED灯D3的阳极连接输入输出接口IO24V。
需要说明的是，上述光耦隔离模块通过连接FPGA外部输出引脚，从而获得FPGA输出的翻转信号，并对翻转信号进行隔离，将隔离后的翻转信号发送至放大模块。
进一步地，所述放大模块包括：三极管、二极管D2、第七电阻R7、第三电容C3以及第八电阻R8；
所述第七电阻R7的第一端与所述第二光电耦合器E2的第四端连接，所述第七电阻R7的第二端分别与低电平端IO0V以及所述三极管的发射极连接；
所述第八电阻R8的第一端所述第二光电耦合器E2的第四端连接，所述第八电阻R8的第二端与所述三极管的基极连接；
所述二极管D2的阴极与所述第二光电耦合器E2的第三端连接，所述二极管D2的阳极分别与所述三极管的集电极、所述第三电容C3的第二端以及负载连接。
可以理解的是，在数字电子设备、微控制器或通信系统中，数字信号通常由两个不同的电压电平表示，例如高电平（例如3.3V或5V）表示逻辑“1”，而低电平（0V）表示逻辑“0”。上述低电平端IO0V表示0V电平信号。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者系统不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者系统所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者系统中还存在另外的相同要素。
上述本实用新型实施例序号仅仅为了描述，不代表实施例的优劣。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述 实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通 过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本实用新型的 技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体 现出来，该计算机软件产品存储在一个存储介质（如只读存储器/随机存取存储器、磁碟、光 盘）中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，空调器，或者网络设备等)执行本实用新型各个实施例所述的方法。
以上仅为本实用新型的优选实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。
Claims (9)
1.一种数字输入输出处理系统，其特征在于，所述系统包括：FPGA芯片；
所述FPGA芯片内设有输入处理模块以及输出处理模块；
所述输入处理模块包括：多拍滤波单元；
所述多拍滤波单元与所述FPGA芯片的外部输入引脚连接；
所述输出处理模块包括：计数器和异或电路；
所述异或电路分别与所述计数器以及所述FPGA芯片的外部输出引脚连接；
所述多拍滤波单元，用于对所述外部输入引脚接收到的输入信号进行多拍滤波处理，获得滤波信号，以使外部终端获得滤波信号；
所述异或电路，用于基于待处理信号和所述计数器的计数脉冲信号进行异或操作，获得所述待处理信号的翻转信号，并通过所述外部输出引脚将所述翻转信号输出。
2.如权利要求1所述的数字输入输出处理系统，其特征在于，所述输入处理模块还包括：可调PWM时钟和信号计数单元；
所述多拍滤波单元还分别与所述可调PWM时钟以及所述信号计数单元连接；
所述可调PWM时钟，用于根据PWM时钟设置调整多拍滤波单元进行多拍滤波的时间间隔；
所述信号计数单元，用于采用FPGA寄存器进行输入信号计数。
3.如权利要求1所述的数字输入输出处理系统，其特征在于，所述输出处理模块还包括：输出寄存器；
所述输出寄存器与所述异或电路连接；
所述异或电路，用于基于输出寄存器输出的待处理信号和所述计数器的技术脉冲信号进行异或操作，获得所述待处理信号的翻转信号，并通过所述外部输出引脚将所述翻转信号输出。
4.如权利要求1所述的数字输入输出处理系统，其特征在于，所述系统还包括：光耦隔离降压模块和RC滤波模块；
所述光耦隔离降压模块与所述RC滤波模块连接，所述RC滤波模块与所述FPGA芯片的外部输入引脚连接；
所述光耦隔离降压模块，用于对外部输入信号进行电气隔离及降压，获得输入信号，并将所述输入信号发送至所述RC滤波模块；
所述RC滤波模块，用于对所述输入信号进行滤波，并将滤波后的输入信号发送至所述FPGA芯片。
5.如权利要求4所述的数字输入输出处理系统，其特征在于，所述光耦隔离降压模块包括：第一LED灯、第一电阻、第一电容、第二电阻以及第一光电耦合器；
所述第一LED灯的阴极与外部信号的输入端连接，所述第一LED灯的阳极与所述第一电阻的第一端连接；
所述第一电阻的第二端分别与所述第一电容的第一端、所述第二电阻的第一端以及所述第一光电耦合器的第一端连接；
所述第一电容的第二端与输入输出接口连接，所述第二电阻的第二端与所述第一电容的第二端连接；
所述第二电阻的第二端、所述第一电容的第二端还与所述第一光电耦合器的第二端连接；
所述第一光电耦合器的第三端与所述RC滤波模块连接；
所述第一光电耦合器的第四端接地。
6.如权利要求5所述的数字输入输出处理系统，其特征在于，所述RC滤波模块包括：第三电阻和第二电容；
所述第三电阻的第一端与所述第一光电耦合器的第三端连接，所述第三电阻的第二端与供电电压端连接；
所述第二电容的第一端与所述第一光电耦合器的第三端连接，所述第二电容的第二端与所述第一光电耦合器接地的第四端连接。
7.如权利要求1所述的数字输入输出处理系统，其特征在于，所述系统还包括：光耦隔离模块与放大模块；
所述光耦隔离模块与分别所述FPGA芯片的外部输出以及所述放大模块连接，所述放大模块与负载连接；
所述光耦隔离模块，用于对所述FPGA输出的翻转信号进行电气隔离，并将隔离后的所述翻转信号发送至所述放大模块；
所述放大模块，用于对隔离后的所述翻转信号进行放大处理，并将处理后的信号发送至负载。
8.如权利要求7所述的数字输入输出处理系统，其特征在于，所述光耦隔离模块包括：第四电阻、第五电阻、第三电容、第六电阻、第二LED灯和第二光电耦合器；
所述第二光电耦合器的第一端与所述FPGA芯片的外部输出引脚连接；
所述第四电阻的第一端与供电电压端连接，所述第四电阻的第二端与所述第二光电耦合器的第二端连接；
所述第二光电耦合器的第三端分别与放大模块、所述第五电阻的第一端以及输入输出接口连接，所述第二光电耦合器的第四端与所述放大模块连接；
所述第五电阻的第二端与所述第三电容的第一端连接，所述第三电容的第二端分别与所述第六电阻的第一端、所述放大模块连接；
所述第六电阻的第二端与所述第二LED灯的阴极连接，所述第二LED灯的阳极连接输入输出接口。
9.如权利要求8所述的数字输入输出处理系统，其特征在于，所述放大模块包括：三极管、二极管、第七电阻、第三电容以及第八电阻；
所述第七电阻的第一端与所述第二光电耦合器的第四端连接，所述第七电阻的第二端分别与低电平端以及所述三极管的发射极连接；
所述第八电阻的第一端所述第二光电耦合器的第四端连接，所述第八电阻的第二端与所述三极管的基极连接；
所述二极管的阴极与所述第二光电耦合器的第三端连接，所述二极管的阳极分别与所述三极管的集电极、所述第三电容的第二端以及负载连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321674631.2U CN220154819U (zh) | 2023-06-28 | 2023-06-28 | 一种数字输入输出处理系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321674631.2U CN220154819U (zh) | 2023-06-28 | 2023-06-28 | 一种数字输入输出处理系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN220154819U true CN220154819U (zh) | 2023-12-08 |
Family
ID=89019360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202321674631.2U Active CN220154819U (zh) | 2023-06-28 | 2023-06-28 | 一种数字输入输出处理系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN220154819U (zh) |
-
2023
- 2023-06-28 CN CN202321674631.2U patent/CN220154819U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101453313B (zh) | 主从设备通信电路 | |
| CN111835334B (zh) | 一种自动校准swp从接口电路 | |
| CN203657820U (zh) | 一种增量式编码器输出信号的调理电路 | |
| CN220154819U (zh) | 一种数字输入输出处理系统 | |
| CN211652975U (zh) | 一种电压采样电路及电子装置 | |
| CN210038197U (zh) | 一种红外对射装置 | |
| CN103037043B (zh) | 一种移动终端sim卡的温度保护装置 | |
| CN210166432U (zh) | 低压低频小信号电流检测电路 | |
| CN214069600U (zh) | 充电保护电路、移动设备及充电设备 | |
| CN201292889Y (zh) | 一种曲轴信号处理装置 | |
| CN210347680U (zh) | 一种基于滞回比较器的磁电转速信号采集电路 | |
| CN218496264U (zh) | 一种光功率计电路及光功率计 | |
| CN202472546U (zh) | Mcu复位装置 | |
| CN215529010U (zh) | 物联通讯模组 | |
| CN110867825A (zh) | 一种恒功率输出电源的过压保护电路 | |
| CN106451065B (zh) | 一种半导体激光器恒流驱动系统 | |
| CN218238934U (zh) | 用于超声波流量计的红外线通讯电路及芯片 | |
| CN214315218U (zh) | 一种多路混合唤醒控制器 | |
| CN113866672B (zh) | 充电机异常状态报警电路、装置及方法 | |
| CN110007128B (zh) | 一种低压低频小信号电流检测电路 | |
| CN210840150U (zh) | 一种基于光敏检测的照明控制电路 | |
| CN210577787U (zh) | 一种支持热插拔防冲击保护电路 | |
| CN215526422U (zh) | 一种用于单片机的输入保护电路及单片机系统 | |
| CN211207201U (zh) | 电流控制电路及适配器 | |
| CN219552677U (zh) | 基于红外收发器的人体接近感应电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |