CN220107967U - 一种多功能逻辑门电路芯片 - Google Patents

Abstract

本公开提供一种多功能逻辑门电路芯片，涉及数字电路技术领域。该芯片集成有多个逻辑电路模块；多个逻辑电路模块包括：与门电路模块、或门电路模块、异或门电路模块以及非门电路模块中的至少两种；多功能逻辑门电路芯片设置有多个管脚，多个管脚延伸至多功能逻辑门电路芯片的封装外部；多个管脚包括电源管脚、接地管脚以及多个信号管脚，多个信号管脚分别与多个逻辑电路模块的输入/输出端电连接；电源管脚和接地管脚用于为多个逻辑电路模块供电。本公开提供的一种多功能逻辑门电路芯片能够将多种基本逻辑门电路集成在一个芯片上，从而减小了同时使用多种逻辑门电路芯片的系统所需的总面积和管脚数量，降低了成本，提高了产品的灵活性。

Description

一种多功能逻辑门电路芯片

技术领域

本公开涉及数字电路技术领域，具体地，涉及一种多功能逻辑门电路芯片。

背景技术

在数字电路中，“与”、“或”、“非”、“异或”等是最基本的逻辑门电路。从比较简单的组合逻辑电路到中小规模乃至很复杂的、功能十分强大的各类大规模、超大规模集成电路，都是由这四种基本逻辑门电路构成的，所以，自这四种逻辑门电路出现以来，市场上就有了以独立芯片形式提供的这四种基本逻辑门电路，以满足不同的应用需求。当用户需要实现较为简单的组合逻辑功能时，即可以选择使用这四种基本逻辑门电路中的、至少两个独立的逻辑电路芯片加以组合，或者使用FPGA(现场可编程逻辑门阵列)等阵列逻辑芯片以达到所需目标。

很显然，在电子装置或电子产品日趋小型化的今天，由两个以上独立的逻辑电路芯片构成的简单组合逻辑电路不仅需要占用较大的面积或空间，而且产品的性能、可靠性和成本都要受到负面影响；使用FPGA(现场可编程逻辑门阵列)等阵列逻辑芯片实现所需功能，不仅管脚数多，占用的总面积大，而且成本也较高。二者都不符合电子产品小型化、高性能、低成本等发展趋势。

因此，亟待一种将四种独立的逻辑门电路芯片集成为单片的多功能逻辑门电路芯片，使得用户在需要时，可以通过简单便捷的输入/输出管脚连接，或者定制由供方在芯片制造过程中于芯片封装内部通过绑线连接即可实现所期望的逻辑功能，与此同时，实现产品小型化、低成本、高性能和高可靠性。

实用新型内容

为解决现有技术存在的上述问题，本公开提供了一种多功能逻辑门电路芯片，该芯片集成有多个逻辑电路模块；

多个逻辑电路模块包括：与门电路模块、或门电路模块、异或门电路模块以及非门电路模块中的至少两种；

多功能逻辑门电路芯片设置有多个管脚，多个管脚延伸至多功能逻辑门电路芯片的封装外部；

多个管脚包括电源管脚、接地管脚以及多个信号管脚，多个信号管脚分别与多个逻辑电路模块的输入/输出端电连接；电源管脚和接地管脚用于为多个逻辑电路模块供电；

多个管脚通过焊盘(PAD)与多个逻辑电路模块的输入/输出端电连接。

通过将至少两个基本逻辑门电路集成在一个芯片内，不仅发挥了制造过程的一致性优点，而且使得电路功能的实现更加灵活、便捷。相较于背景技术中提及的阵列逻辑芯片，本公开提供的多功能逻辑门芯片的总面积更小，管脚数更少，从而也降低了制造成本。

可选的，多个管脚中包括不直接电连接任一逻辑电路模块的预留管脚。

可选的，多功能逻辑门电路芯片的封装外部具有第一侧边和第二侧边，其中，

电连接与门电路模块输入/输出端的3个信号管脚、电连接或门电路模块输入/输出端的3个信号管脚、以及接地管脚从第一侧边延伸至封装外；

电连接异或门电路模块输入/输出端的3个信号管脚、电连接非门电路模块输入/输出端的2个信号管脚、以及预留管脚和电源管脚从第二侧边延伸至封装外。

可选的，多个逻辑电路模块中，不同的逻辑电路模块的输入/输出端能够互相电连接。

可选的，多功能逻辑门电路芯片中包括与门电路模块、或门电路模块中的至少一个，以及非门电路模块；其中，

与门电路模块的输出端能够电连接非门电路模块的输入端，以实现与非门逻辑功能；

或门电路模块的输出端能够电连接非门电路模块的输入端，以实现或非门逻辑功能。

可选的，与门电路模块、或门电路模块、异或门电路模块以及非门电路模块设置于芯片封装内部中心区域；以及，用于引出多个逻辑电路模块的输入/输出端的多个焊盘(PAD)环绕设置于芯片封装内部中心区域周围。

可选的，在芯片封装内部，用于引出多个逻辑电路模块输入/输出端的多个焊盘(PAD)与多个管脚之间通过绑线电连接。

可选的，预留管脚能够作为任一逻辑电路模块输入/输出端的引出备份/替代。

上述技术方案至少能够实现如下的有益效果：

通过将不同的逻辑门电路集成在一个芯片内，使得用户在使用时可根据需要实现相应的逻辑功能。通过简单便捷的输入/输出管脚连接，或者定制由供方在芯片制造过程中，于芯片封装内部输入/输出端对应的焊盘之间通过绑线连接即可实现所期望的逻辑功能，不仅发挥了制造过程便捷、一致性好、可靠性高等优点，而且降低了制造成本；此外，相对于FPGA等阵列逻辑芯片，本公开提供的集成芯片还具有面积小，管脚数少的优点，符合芯片小型化、高性能、低成本的发展目标。

附图说明

附图用于提供对本公开的进一步理解，并且构成本说明书的一部分。附图示出了本公开的实施方式，连同下面的描述一起用于说明本公开的原理。

图1为本公开提供的一种多功能逻辑门电路芯片的电路结构示意图；

图2为本公开提供的一种多功能逻辑门电路芯片的封装内电路模块的布局图。

图中附图标记分别表示：

100：与门电路模块；

200：或门电路模块；

300：异或门电路模块；

400：非门电路模块。

图中各端口标注分别为：

AND_A、AND_B：与门输入端，AND_OUT：与门输出端；

OR_A、OR_B：或门输入端，OR_OUT：或门输出端；

XOR_A、XOR_B：异或门输入端，XOR_OUT：异或门输出端；

INV_A：非门输入端，INV_OUT：非门输出端；

VCC：电源端口，GND：接地端口，NC：预留端口。

1至14分别表示多功能逻辑门芯片的14个管脚；

1’至14’分别表示多功能逻辑门芯片第1至第14个管脚对应的焊盘(PAD)。

具体实施方式

在本说明书中，还将理解，当一个元件被描述为相对于其他元件，诸如“连接到”其他元件时，该一个元件可以直接连接到或直接耦接到该一个元件，或者还可以存在居间的第三元件。

现将在下文中参照附图更全面地描述本公开，在附图中示出了各实施方式。然而，本公开可以以许多不同的方式实施，并且不应被解释为限于本文阐述的实施方式。相反，这些实施方式被提供使得本公开将是详尽的和完整的，并且将向本领域技术人员全面传达本公开的范围。通篇相同的附图标记表示相同的部件。再者，在附图中，为了清楚地说明，部件的厚度、比率和尺寸被放大。

本文使用的术语仅用于描述具体实施方式的目的，而非旨在成为限制。除非上下文清楚地另有所指，否则如本文使用的“一”、“一个”、“该”和“至少之一”并非表示对数量的限制，而是旨在包括单数和复数二者。例如，除非上下文清楚地另有所指，否则“一个部件”的含义与“至少一个部件”相同。“至少之一”不应被解释为限制于数量“一”。“或”意指“和/或”。术语“和/或”包括相关联的列出项中的一个或更多个的任何和全部组合。

除非另有限定，否则本文使用的所有术语，包括技术术语和科学术语，具有与本领域技术人员所通常理解的含义相同的含义。如共同使用的词典中限定的术语应被解释为具有与相关的技术上下文中的含义相同的含义，并且除非在说明书中明确限定，否则不在理想化的或者过于正式的意义上将这些术语解释为具有正式的含义。

“包括”或“包含”的含义指明了性质、数量、步骤、操作、部件、部件或它们的组合，但是并未排除其他的性质、数量、步骤、操作、部件、部件或它们的组合。

在下文中，将参照附图描述根据本公开的示例性实施方式。

数字逻辑电路是一种对离散信号进行传递处理、以二进制为基础、实现数字信号逻辑运算和操作的电路，主要分为组合逻辑电路和时序逻辑电路。组合逻辑电路由最基本的“与”、“或”、“异或”和“非”等逻辑门电路组成，其输出值仅依赖于其输入变量的当前值，与输入变量的过去值无关，即不具备记忆和存储功能。时序逻辑电路也由上述基本逻辑门电路组成，但存在反馈回路，它的输出值不仅依赖于输入变量的当前值，也依赖于输入变量的过去值。由于只分高低电平，抗干扰力强，精度和保密性佳，数字逻辑电路被广泛应用于计算机、数字控制、通信、自动化和仪表等方面。

FPGA(现场可编程逻辑门阵列)属于专用集成电路中的一种半定制电路，其结构至少包括逻辑门电路、乘法器、存储器等硬件资源，可以实现一些相对复杂的逻辑功能。因此，类似FPGA这种逻辑门阵列芯片就会有总面积大，管脚数多，成本高等缺点，不符合小型化，高性能，低成本的集成电路发展目标。

有鉴于现有技术中的缺陷，本公开中的技术方案至少基于降低用户的使用成本，使得芯片小型化、高性能，并通过基本逻辑电路模块之间的组合提高电路应用的灵活性的目的，提出一种多功能逻辑门芯片，如图1所示，其基本构型包括多个逻辑电路模块，多个逻辑电路模块包括：与门电路模块100，或门电路模块200，异或门电路模块300和非门电路模块400中的至少两个模块。其中，与门电路模块100包括两个与门输入端和一个与门输出端；或门电路模块200包括两个或门输入端和一个或门输出端；异或门电路模块300包括两个异或门输入端和一个异或门输出端；非门电路模块400包括一个非门输入端和一个非门输出端。多个逻辑电路模块设置在芯片封装内部的中心区域，用于引出多个逻辑电路模块的输入/输出端的多个焊盘(PAD)环绕设置于芯片封装内部的中心区域的周围，并且，不同的逻辑电路模块的输入/输出端能够相互电连接。

根据上述实施例，本公开提出的一种多功能逻辑门电路芯片设置有多个管脚，多个管脚能够延伸至多功能逻辑门电路芯片的封装外部，并通过焊盘(PAD)与多个逻辑电路模块的输入/输出端电连接。其中，多个管脚包括电源(VCC)管脚、接地(GND)管脚以及多个信号管脚，多个信号管脚分别与多个逻辑电路模块的输入/输出端电连接。在本公开实施例中，电源(VCC)管脚和接地(GND)管脚能够为多个逻辑电路模块供电。

根据上述实施例，多个管脚还包括不直接电连接任一逻辑电路模块的预留管脚，该预留管脚能够作为任一逻辑电路模块输入/输出端的引出备份/替代。在本公开实施例中，多个管脚与多个焊盘(PAD)之间通过绑线电连接。

根据上述实施例，多功能逻辑门电路芯片的封装外部具有第一侧边和第二侧边，其中，电连接与门电路模块100输入/输出端的3个信号管脚、电连接或门电路模块200输入/输出端的3个信号管脚以及接地管脚从第一侧边延伸至封装外；电连接异或门电路模块300输入/输出端的3个信号管脚、电连接非门电路模块400输入/输出端的2个信号管脚、预留管脚以及电源管脚从第二侧边延伸至封装外。

根据上述实施例，多个逻辑电路模块还能够根据应用需求进行组合，形成其他逻辑门电路或者组合电路。例如，与门电路模块100的输出端能够电连接非门电路模块400的输入端，以实现与非门逻辑功能；或门电路模块200的输出端能够电连接非门电路模块400的输入端，以实现或非门逻辑功能。

以下为本公开提供的一种优选地具体实施例：

如图1所示，为本公开提供的一种优选地多功能逻辑门电路芯片内部结构示意图，选用14管脚数的芯片作为本公开的优选实施例。该芯片内部包括一个与门电路模块100、一个或门电路模块200、一个异或门电路模块300和一个非门电路模块400，这四个电路模块在芯片内部的分布如图2所示。四个电路模块各自的输入端和输出端通过金属层连线分别连接到相应的焊盘(PAD)上。

如图1中的管脚1至14，各管脚从芯片封装内部延伸至芯片封装外部。

管脚包括电源管脚14、接地管脚7以及多个信号管脚(1至6，8、9、11、12、13)，多个信号管脚分别与多个逻辑电路模块的输入/输出端电连接；电源管脚和接地管脚用于为多个逻辑电路模块供电。

可选的，多个管脚中包括不直接电连接任一逻辑电路模块的预留管脚10(NC管脚)。

各管脚的布局参考图1，实施例中的芯片的封装外部具有第一侧边(左)和第二侧边(右)，其中，电连接与门电路模块输入/输出端的3个信号管脚、电连接或门电路模块输入/输出端的3个信号管脚、以及接地管脚从第一侧边延伸至封装外；电连接异或门电路模块输入/输出端的3个信号管脚、电连接非门电路模块输入/输出端的2个信号管脚、以及预留管脚和电源管脚从第二侧边延伸至封装外。

在优选的实施方式中，不同的逻辑电路模块的输入/输出端能够互相连接。可选的，与门电路模块100的输出端能够电连接非门电路模块400的输入端，以实现与非门逻辑功能；或者，或门电路模块200的输出端能够电连接非门电路模块400的输入端，以实现或非门逻辑功能。

可见，本公开在集成与门、或门、异或门和非门四种逻辑门的基础上，还能够通过各逻辑门之间的组合，额外地具有例如或非门逻辑功能和与非门逻辑功能。

如图1和图2所示，根据上述实施例，与门电路模块100包括两个输入端AND_A、AND_B和一个输出端AND_OUT，并通过金属层连线、焊盘1’、焊盘2’、焊盘3’和内部绑线分别连接至管脚1、管脚2和管脚3。

根据上述实施例，或门电路模块200包括两个输入端OR_A、OR_B和一个输出端OR_OUT，并通过金属层连线、焊盘4’、焊盘5’、焊盘6’和内部绑线分别连接至管脚4、管脚5和管脚6。

根据上述实施例，非门电路模块400包括一个输入端INV_A和一个输出端INV_OUT，并通过金属层连线、焊盘8’、焊盘9’和内部绑线分别连接至管脚8和管脚9。

根据上述实施例，异或门电路模块300包括两个输入端XOR_A、XOR_B和一个输出端XOR_OUT，并通过金属层连线、焊盘11’、焊盘12’、焊盘13’和内部绑线分别连接至管脚11、管脚12和管脚13。

根据上述实施例，本公开具体实施例提供的一种14管脚的多功能逻辑门电路芯片还包括接地端(GND)和接电源端(VCC)，能够通金属层连线、焊盘7’、焊盘14’和内部绑线分别连接至管脚7和管脚14。其中，接地端和接电源端可以为芯片内中心区域的四个电路模块供电，以完成预定的逻辑功能。

根据上述实施例，本公开具体实施例提供的一种14管脚的多功能逻辑门电路芯片还包括NC端，需要时，能够通过焊盘10’、绑线连接至管脚10，作为任一逻辑电路模块输入/输出端的引出备份/替代。

综上所述，本公开的多功能逻辑门电路芯片能够将各基本逻辑门电路模块的输入端/输出端通过焊盘进行组合连接，或者将与各基本逻辑门电路模块的输入端/输出端对应的管脚进行组合连接，即可实现所需的组合逻辑功能，不仅增加了电路应用的灵活性，降低了用户的使用成本，而且提高了产品的可靠性。

以上所述，仅为本公开实施例的具体实施方式，但本公开实施例的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开实施例披露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开实施例的保护范围之内。因此，本公开实施例的保护范围应以权利要求的保护范围为准。

Claims (8)

1.一种多功能逻辑门电路芯片，其特征在于，所述多功能逻辑门电路芯片集成有多个逻辑电路模块；

所述多个逻辑电路模块包括：与门电路模块(100)、或门电路模块(200)、异或门电路模块(300)以及非门电路模块(400)中的至少两种；

所述多功能逻辑门电路芯片设置有多个管脚，所述多个管脚延伸至所述多功能逻辑门电路芯片的封装外部；

所述多个管脚包括电源管脚、接地管脚以及多个信号管脚，所述多个信号管脚分别与所述多个逻辑电路模块的输入/输出端电连接；所述电源管脚和所述接地管脚用于为所述多个逻辑电路模块供电；

所述多个管脚通过焊盘与所述多个逻辑电路模块的输入/输出端电连接。

2.根据权利要求1所述的多功能逻辑门电路芯片，其特征在于，所述多个管脚中包括不直接电连接任一逻辑电路模块的预留管脚。

3.根据权利要求2所述的多功能逻辑门电路芯片，其特征在于，所述多功能逻辑门电路芯片的封装外部具有第一侧边和第二侧边，其中，

电连接所述与门电路模块(100)输入/输出端的3个信号管脚、电连接所述或门电路模块(200)输入/输出端的3个信号管脚、以及接地管脚从所述第一侧边延伸至封装外；

电连接所述异或门电路模块(300)输入/输出端的3个信号管脚、电连接所述非门电路模块(400)输入/输出端的2个信号管脚、以及所述预留管脚和所述电源管脚从所述第二侧边延伸至封装外。

4.根据权利要求1所述的多功能逻辑门电路芯片，其特征在于，所述多个逻辑电路模块中，不同的逻辑电路模块的输入/输出端能够互相电连接。

5.根据权利要求4所述的多功能逻辑门电路芯片，其特征在于，所述多功能逻辑门电路芯片中包括与门电路模块(100)、或门电路模块(200)中的至少一个，以及非门电路模块(400)；其中，

所述与门电路模块(100)的输出端能够电连接所述非门电路模块(400)的输入端，以实现与非门逻辑功能；

所述或门电路模块(200)的输出端能够电连接所述非门电路模块(400)的输入端，以实现或非门逻辑功能。

6.根据权利要求1至5任一项所述的多功能逻辑门电路芯片，其特征在于，所述与门电路模块(100)、或门电路模块(200)、异或门电路模块(300)以及非门电路模块(400)设置于芯片封装内部中心区域；以及，

用于引出所述多个逻辑电路模块的输入/输出端的多个焊盘环绕设置于所述芯片封装内部中心区域周围。

7.根据权利要求6所述的多功能逻辑门电路芯片，其特征在于，在所述芯片封装内部，用于引出多个逻辑电路模块输入/输出端的多个焊盘与所述多个管脚之间通过绑线电连接。

8.根据权利要求2所述的多功能逻辑门电路芯片，其特征在于，所述预留管脚能够作为任一逻辑电路模块输入/输出端的引出备份/替代。