CN220064708U - 一种低压差线性稳压电路、芯片以及电子设备 - Google Patents

Abstract

本申请实施例提供一种低压差线性稳压电路、芯片以及电子设备，其中，该低压差线性稳压电路包括：放大器，放大器的第一输入端用于接收基准信号；第一MOS管，第一MOS管的控制端连接放大器的输出端，第一MOS管的第一端用于接收输入信号，第一MOS管的第二端用于输出稳压信号；反馈单元，反馈单元的输入端连接第一MOS管的第二端，反馈单元的输出端连接放大器的第二输入端；输出控制单元，输出控制单元连接第一MOS管的第二端，输出控制单元用于在接收到稳压信号时产生对应的脉冲信号，并根据脉冲信号拉低稳压信号的电平。通过上述方式，能够防止输出过充引起的电压过高导致下级电路损坏。

Description

一种低压差线性稳压电路、芯片以及电子设备

技术领域

本申请涉及电源电路技术领域，具体涉及一种低压差线性稳压电路、芯片以及电子设备。

背景技术

低压差线性稳压器(low dropout regulator，LDO)，其具有结构简单、低功耗、低噪声、高电源抑制等优点，通常为芯片中其他模块提供可靠、稳定的电源，由于电源模块的性能对系统其他模块产生直接影响，因此，设计一款高性能，高可靠性的LDO是非常重要的。

现有的低压差线性稳压器在上电过程中会产生过冲，工作初始状态，LDO的电源电压从低电平切换到vdd(外部供电电压)具有一定的上升延迟时间，当电源电压为低时，为确保后级被供电的系统处于关断状态，LDO输出也为低，此时，LDO功率管的漏源电压为0，当LDO的电源电压由低电平切换到vdd时，如果LDO的环路响应时间大于vdd的上升延迟，当电源电压上升至vdd时，由于LDO功率管的栅极电压响应过慢，致使其漏源电压依然为0，此时LDO输出电压会产生过冲，如果过冲电压高于LDO输出所连接的后级电路器件的最高耐压，后级电路将会由于过压而烧毁。

实用新型内容

本申请实施例提供一种低压差线性稳压电路、芯片以及电子设备，能够防止输出过充引起的电压过高导致下级电路损坏。

本申请提供一种低压差线性稳压电路，该低压差线性稳压电路包括：放大器，放大器的第一输入端用于接收基准信号；第一MOS管，第一MOS管的控制端连接放大器的输出端，第一MOS管的第一端用于接收输入信号，第一MOS管的第二端用于输出稳压信号；反馈单元，反馈单元的输入端连接第一MOS管的第二端，反馈单元的输出端连接放大器的第二输入端；输出控制单元，输出控制单元连接第一MOS管的第二端，输出控制单元用于在接收到稳压信号时产生对应的脉冲信号，并根据脉冲信号拉低稳压信号的电平。

在一些实施例中，输出控制单元包括：脉冲信号生成单元，脉冲信号生成单元的输入端连接第一MOS管的输出端，脉冲信号生成单元用于在接收到稳压信号时输出脉冲信号；第二MOS管，第二MOS管的控制端连接脉冲信号生成单元的输出端，第二MOS管的第一端连接第一MOS管的第二端，第二MOS管的第二端接地。

在一些实施例中，脉冲信号生成单元包括：第一延迟单元，第一延迟单元的输入端连接第一MOS管的输出端；反相器，反相器的输入端连接第一延迟单元的输出端，反相器的输出端连接第二MOS管的控制端，反相器的电源端连接第一MOS管的第二端。

在一些实施例中，第一延迟单元包括：第一电阻，第一电阻的第一端连接第一MOS管的第二端，第一电阻的第二端连接反相器的输入端；第一电容，第一电容的第一端连接第一电阻的第二端，第一电容的第二端接地。

在一些实施例中，第一延迟单元还包括第三MOS管，第三MOS管的控制端连接第一电阻的第二端，第三MOS管的第一端和第二端接地。

在一些实施例中，第一延迟单元包括：第四MOS管，第四MOS管的第一端连接第一MOS管的第二端，第四MOS管的第二端和第四MOS管的控制端连接反相器的输入端；第一电容，第一电容的第一端连接第四MOS管的第二端，第一电容的第二端接地。

在一些实施例中，放大器的使能端用于接收基准完成信号，基准完成信号用于指示基准信号建立完成，放大器用于根据基准完成信号进行使能；低压差线性稳压电路还包括开关控制单元，开关控制单元的输入端用于接收基准完成信号，开关控制单元的输出端连接第一MOS管的控制端，开关控制单元用于根据基准完成信号控制第一MOS管导通。

在一些实施例中，开关控制单元包括：与门，与门的第一输入端用于接收输入信号，与门的第二输入端用于接收基准完成信号；第五MOS管，第五MOS管的控制端连接与门的输出端，第五MOS管的第一端用于接收输入信号，第五MOS管的第二端连接第一MOS管的控制端。

在一些实施例中，开关控制单元还包括第二延迟单元，第二延迟单元的输入端连接与门的输出端，第二延迟单元的输出端连接第五MOS管的控制端。

在一些实施例中，第二延迟单元包括：第二电阻，第二电阻的第一端连接与门的输出端，第二电阻的第二端连接第五MOS管的控制端；第二电容，第二电容的第一端连接第二电阻的第二端，第二电容的第二端接地。

在一些实施例中，第二延迟单元还包括第六MOS管，第六MOS管的控制端连接第二电阻的第二端，第六MOS管的第一端和第二端接地。

在一些实施例中，第二延迟单元包括：第七MOS管，第七MOS管的第一端连接与门的输出端，第七MOS管的第二端连接第七MOS管的控制端和第五MOS管的控制端；第二电容，第二电容的第一端连接第七MOS管的第二端，第二电容的第二端接地。

在一些实施例中，反馈单元包括：第三电阻，第三电阻的第一端连接第一MOS管的第二端，第三电阻的第二端连接放大器的第二输入端；第四电阻，第四电阻的第一端连接第三电阻的第二端，第四电阻的第二端接地。

本申请还提供一种芯片，该芯片包括：基准信号生成电路，基准信号生成电路用于产生基准信号和指示信号，指示信号用于指示基准信号的建立情况；低压差线性稳压电路，低压差线性稳压电路连接基准信号生成电路，低压差线性稳压电路是如上述的低压差线性稳压电路。

本申请还提供一种电子设备，该电子设备包括如上述的低压差线性稳压电路，或，该电子设备包括如上述的芯片。

本申请实施例提供的低压差线性稳压电路包括：放大器，放大器的第一输入端用于接收基准信号；第一MOS管，第一MOS管的控制端连接放大器的输出端，第一MOS管的第一端用于接收输入信号，第一MOS管的第二端用于输出稳压信号；反馈单元，反馈单元的输入端连接第一MOS管的第二端，反馈单元的输出端连接放大器的第二输入端；输出控制单元，输出控制单元连接第一MOS管的第二端，输出控制单元用于在接收到稳压信号时产生对应的脉冲信号，并根据脉冲信号拉低稳压信号的电平。通过上述方式，在输出的稳压信号的建立过程中，拉低稳压信号的电平，防止稳压信号的电压过高(过冲)造成下级电路的损坏。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请提供的低压差线性稳压电路第一实施例的结构示意图；

图2是图1中输出控制单元12第一实施例的结构示意图；

图3是图2对应的信号示意图；

图4是图1中输出控制单元12第二实施例的结构示意图；

图5是图1中输出控制单元12第三实施例的结构示意图；

图6是本申请提供的低压差线性稳压电路第二实施例的结构示意图；

图7是图6对应的信号示意图；

图8是本申请提供的低压差线性稳压电路第三实施例的结构示意图；

图9是图8中开关控制单元13第一实施例的结构示意图；

图10是图8中开关控制单元13第二实施例的结构示意图；

图11是图8中开关控制单元13第三实施例的结构示意图；

图12是本申请提供的芯片一实施例的结构示意图；

图13是本申请提供的电子设备一实施例的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

“A和/或B”，包括以下三种组合：仅A，仅B，及A和B的组合。

本申请中“适用于”或“被配置为”的使用意味着开放和包容性的语言，其不排除适用于或被配置为执行额外任务或步骤的设备。另外，“基于”的使用意味着开放和包容性，因为“基于”一个或多个所述条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出所述的值。

在本申请中，“示例性”一词用来表示“用作例子、例证或说明”。本申请中被描述为“示例性”的任何实施例不一定被解释为比其它实施例更优选或更具优势。为了使本领域任何技术人员能够实现和使用本申请，给出了以下描述。在以下描述中，为了解释的目的而列出了细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本申请。在其它实例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本申请的描述变得晦涩。因此，本申请并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。

参阅图1，图1是本申请提供的低压差线性稳压电路第一实施例的结构示意图，该低压差线性稳压电路100包括放大器AMP(Amplifier)、第一MOS管M1、反馈单元11和输出控制单元12。

其中，放大器AMP的第一输入端用于接收基准信号Vref；第一MOS管M1的控制端连接放大器AMP的输出端，第一MOS管M1的第一端用于接收输入信号Vin，第一MOS管M1的第二端用于输出稳压信号Vout；反馈单元11的输入端连接第一MOS管M1的第二端，反馈单元11的输出端连接放大器AMP的第二输入端。

可以理解地，放大器AMP的第一输入端为反相输入端，放大器AMP的第二输入端为同相输入端；第一MOS管M1为PMOS，作为功率管使用，其栅极连接放大器AMP的输出端，其源极接收输入信号Vin，其漏极输出稳压信号Vout，输入信号Vin为输入信号，稳压信号Vout为输出信号，稳压信号Vout即为给下一级电路提供的电源电压。

可选地，反馈单元11主要是利用电阻将输出的稳压信号Vout经过分压后得到反馈信号Vfb反馈至放大器AMP的同相输入端。其中，反馈单元11可以包括第三电阻R3和第四电阻R4，第三电阻R3的第一端连接第一MOS管M1的第二端，第四电阻R4的第一端连接第三电阻R3的第二端，第四电阻R4的第二端接地GND。

具体地，放大器AMP的同相输入端的反馈信号Vfb与反相输入端的基准信号Vref的电压相同，经过反馈网络后将同相输入端的反馈信号Vfb的电压放大，同时，利用放大器AMP输出的信号控制第一MOS管的压降，从而调节第一MOS管漏极的电压。当反馈信号Vfb越大，放大器AMP输出的信号的电压越大，第一MOS管M1的电压降就越大，输出的稳压信号Vout的电压就越小，从而保持该低压差线性稳压电路能够输出稳定的电压。

可以理解地，基准信号Vref一般由单独的基准信号生成电路来产生，基准信号Vref的产生从低电平到高电平有一个建立的过程。在基准信号Vref的建立过程中，可能会出现过冲的情况(电压过高)，由于放大器AMP的虚短特性，放大器AMP同相输入端的反馈信号Vfb等于反相输入端的基准信号Vref，反馈信号Vfb的电压经分压电阻串放大输出稳压信号Vout。当基准信号Vref建立过程种出现过冲时，经放大传递到输出的稳压信号Vout会出出现更大的过冲，该过冲可能会影响到后续电路的工作，甚至造成后续电路的损坏。

其中，输出控制单元12连接第一MOS管M1的第二端，输出控制单元12用于在接收到稳压信号Vout时产生对应的脉冲信号，并根据脉冲信号拉低稳压信号Vout的电平。

可选地，脉冲信号的脉冲宽度用于指示稳压信号Vout的建立时长。

可以理解地，基于上述第一实施例、第二实施例的同样原因，可能会导致稳压信号Vout的建立过程可能会出现过冲，本实施例通过在稳压信号Vout的建立过程中下拉输出端的电平，防止稳压信号Vout的电压过高导致下级电路的损坏。

进一步参阅图2，图2是图1中输出控制单元12第一实施例的结构示意图，该输出控制单元12包括脉冲信号生成单元121和第二MOS管M2。

其中，脉冲信号生成单元121的输入端连接第一MOS管M1的输出端，脉冲信号生成单元121用于在接收到稳压信号Vout时输出脉冲信号Vm；第二MOS管M2的控制端连接脉冲信号生成单元121的输出端，第二MOS管M2的第一端连接第一MOS管M1的第二端，第二MOS管M2的第二端接地。

可以理解地，该脉冲信号Vm可以是基于稳压信号Vout的建立时间生成的一个脉冲信号，其能够在稳压信号Vout的建立过程中控制第二MOS管M2，从而拉低稳压信号Vout的电平。

具体地，脉冲信号生成单元121包括第一延迟单元和反相器inv，第一延迟单元的输入端连接第一MOS管M1的输出端；反相器inv的输入端连接第一延迟单元的输出端，反相器inv的输出端连接第二MOS管M2的控制端，反相器inv的电源端连接第一MOS管M1的第二端。

可以理解地，如图3所示，图3是图2对应的信号示意图，在稳压信号Vout的建立过程中(稳压信号Vout的电压升高)，利用第一延迟单元对稳压信号Vout进行延迟处理，由于反相器inv的电源端由稳压信号Vout控制，所以在稳压信号Vout上升到能够使能反相器inv时，反相器inv对延迟的稳压信号Vout进行反相处理，从而形成一个高电平的脉冲信号Vm(脉宽为第一延迟单元的延迟时间)。由于第二MOS管M2为NMOS，所以在该脉冲信号Vm的持续期间，第二MOS管M2导通，产生下拉电流，第二MOS管M2导通阻抗可以控制下拉电流的大小，防止稳压信号Vout产生过冲。

可选地，在上述实施例中，第一延迟单元可以包括第一电阻R1和第一电容C1，第一电阻R1的第一端连接第一MOS管M1的第二端，第一电阻R1的第二端连接反相器inv的输入端；第一电容C1的第一端连接第一电阻R1的第二端，第一电容C1的第二端接地。

进一步参阅图4，图4是图1中输出控制单元12第二实施例的结构示意图，该输出控制单元12包括脉冲信号生成单元121和第二MOS管M2，其中，脉冲信号生成单元121包括第一延迟单元和反相器inv。

其中，第一延迟单元可以包括第一电阻R1、第一电容C1和第三MOS管M3，第一电阻R1的第一端连接第一MOS管M1的第二端；第一电容C1的第一端连接第一电阻R1的第二端，第一电容C1的第二端接地；第三MOS管M3的控制端连接第一电阻R1的第二端，第三MOS管M3的第一端和第二端连接并接地；反相器inv的输入端连接第一电阻R1的输出端，反相器inv的电源端连接第一MOS管M1的第二端；第二MOS管M2的控制端连接反相器inv的输出端，第二MOS管M2的第一端连接第一MOS管M1的第二端，第二MOS管M2的第二端接地。

可以理解地，图4与图2的区别在于，增加了第三MOS管M3，第三MOS管M3的源极和漏极连接形成一个电极，第三MOS管M3的栅极作为一个电极，即形成了一个小型的电容，再与原有的第一电容C1并联(第一电容C1采用MOM电容)，增加了整体电容的容值，又因为在版图中，MOS电容可以叠加在MOM电容上面，不额外增加面积，因此，采用这种方式能在不增加面积的情况下提高电容容值。

进一步参阅图5，图5是图1中输出控制单元12第三实施例的结构示意图，该输出控制单元12包括脉冲信号生成单元121和第二MOS管M2，其中，脉冲信号生成单元121包括第一延迟单元和反相器inv。

其中，第一延迟单元可以包括第四MOS管M4和第一电容C1，第四MOS管M4的第一端连接第一MOS管M1的第二端，第四MOS管M4的第二端连接第四MOS管M4的控制端；第一电容C1的第一端连接第四MOS管M4的第二端，第一电容C1的第二端接地；反相器inv的输入端连接第四MOS管M4的第二端，反相器inv的电源端连接第一MOS管M1的第二端；第二MOS管M2的控制端连接反相器inv的输出端，第二MOS管M2的第一端连接第一MOS管M1的第二端，第二MOS管M2的第二端接地。

可以理解地，图5与图2的区别在于，将第一电阻R1替换为第四MOS管M4，第四MOS管M4为PMOS，其栅极和漏极连接，即形成了一个电阻，因为MOS管的尺寸相对于常规电阻来说更加小，所以采用这样的方式能够减少电路的尺寸。

本实施例提供的低压差线性稳压电路包括：放大器，放大器的第一输入端用于接收基准信号；第一MOS管，第一MOS管的控制端连接放大器的输出端，第一MOS管的第一端用于接收输入信号，第一MOS管的第二端用于输出稳压信号；反馈单元，反馈单元的输入端连接第一MOS管的第二端，反馈单元的输出端连接放大器的第二输入端；输出控制单元，输出控制单元连接第一MOS管的第二端，输出控制单元用于在接收到稳压信号时产生对应的脉冲信号，并根据脉冲信号拉低稳压信号的电平。通过上述方式，在输出的稳压信号的建立过程中，拉低稳压信号的电平，防止稳压信号的电压过高(过冲)造成下级电路的损坏。

参阅图6，图6是本申请提供的低压差线性稳压电路第二实施例的结构示意图，该低压差线性稳压电路100包括放大器AMP(Amplifier)、第一MOS管M1和反馈单元11。

其中，放大器AMP的第一输入端用于接收基准信号Vref；第一MOS管M1的控制端连接放大器AMP的输出端，第一MOS管M1的第一端用于接收输入信号Vin，第一MOS管M1的第二端用于输出稳压信号Vout；反馈单元11的输入端连接第一MOS管M1的第二端，反馈单元11的输出端连接放大器AMP的第二输入端。

可以理解地，基准信号Vref一般由单独的基准信号生成电路来产生，基准信号Vref的产生从低电平到高电平有一个建立的过程，因此，本实施例中采用基准完成信号Vref_ok来作为放大器AMP的使能信号。基准完成信号Vref_ok用于指示基准信号Vref建立完成，放大器APM用于根据基准完成信号Vref_ok进行使能。例如，在基准信号Vref未建立完成时，基准完成信号Vref_ok为低电平“0”，在基准信号Vref建立完成时，基准完成信号Vref_ok为高电平“1”。

下面结合图7对图6的电路工作原理进行介绍，图7是图6对应的信号示意图。输入的输入信号Vin为高电平，在基准信号Vref的建立过程中，可能会出现过冲的情况(电压过高)，由于放大器AMP的虚短特性，放大器AMP同相输入端的反馈信号Vfb等于反相输入端的基准信号Vref，反馈信号Vfb的电压经分压电阻串放大输出稳压信号Vout。当基准信号Vref建立过程种出现过冲时，经放大传递到输出的稳压信号Vout会出出现更大的过冲，该过冲可能会影响到后续电路的工作，甚至造成后续电路的损坏。

而在本实施例中，采用基准完成信号Vref_ok作为放大器AMP的使能信号，在基准信号Vref的建立过程中，基准完成信号Vref_ok为低电平“0”，放大器AMP不工作，一方面可以关断放大器AMP降低功耗，另一方面也可以防止在反馈建立过程中第一MOS管M1的漏源电压接近为0时造成输出过冲的问题。

可以理解地，在其他实施例中，放大器AMP也可以采用负反馈的连接方式，第一MOS管M1也可以采用NMOS管，只要原理与上述实施例相同即可，具体电路可以根据采用的器件不同进行相应的调整。

参阅图8，图8是本申请提供的低压差线性稳压电路第三实施例的结构示意图，该低压差线性稳压电路100包括放大器AMP(Amplifier)、第一MOS管M1、反馈单元11和开关控制单元13。

其中，放大器AMP的第一输入端用于接收基准信号Vref；第一MOS管M1的控制端连接放大器AMP的输出端，第一MOS管M1的第一端用于接收输入信号Vin，第一MOS管M1的第二端用于输出稳压信号Vout；反馈单元11的输入端连接第一MOS管M1的第二端，反馈单元11的输出端连接放大器AMP的第二输入端。

其中，放大器AMP的使能端用于接收基准完成信号Vref_ok，开关控制单元13的输入端用于接收基准完成信号Vref_ok，开关控制单元13的输出端连接第一MOS管M1的控制端。具体地，基准完成信号Vref_ok用于指示基准信号Vref的建立情况，在基准完成信号Vref_ok指示基准信号Vref建立完成时，基准完成信号Vref_ok对放大器AMP进行使能。开关控制单元13用于根据基准完成信号Vref_ok控制第一MOS管导通。

具体地，由于第一MOS管为PMOS，所以开关控制单元13可以在基准完成信号Vref_ok指示基准信号Vref未建立完成时，输出高电平信号以控制第一MOS管关断，以及在基准完成信号Vref_ok指示基准信号Vref建立完成时，输出低电平信号以控制第一MOS管导通。

进一步参阅图9，图9是图8中开关控制单元13第一实施例的结构示意图，该开关控制单元13包括与门AND、第二延迟单元和第五MOS管M5。

其中，与门AND的第一输入端用于接收输入信号Vin，与门AND的第二输入端用于接收基准完成信号Vref_ok；第二延迟单元的输入端连接与门AND的输出端；第五MOS管M5的控制端连接第二延迟单元的输出端，第五MOS管M5的第一端用于接收输入信号Vin，第五MOS管M5的第二端连接第一MOS管M1的控制端。

具体地，当输入信号Vin为高电平时，基准信号Vref没有完全建立好(建立过程可能存在上冲)时，基准完成信号Vref_ok为低电平，放大器AMP的使能端EN为低电平，放大器AMP关断，保证系统电路不工作时被关断，减小系统功耗。同时，与门AND输出低电平，第五MOS管M5线性导通，第一MOS管M1的漏极电压等于源极电压等于Vin，因此，第一MOS管M1关断，稳压信号Vout输出低电平，没有将建立过程中的Vref按电阻分压比传递至LDO输出端，抑制了LDO输出电压的过冲。

进一步，当基准信号Vref建立好时，即基准信号Vref_ok为高电平，输入信号Vin以一定的上升延迟时间由低变高时，当输入信号Vin上升至高于与门AND的翻转阈值时，与门AND的输出变为高电平，但是经过第二延迟单元(第二电阻R2和第二电容C2)进行延迟处理后第五MOS管M5的栅极电压才变为高电平，第五MOS管M5关断。可以理解地，为了保证当与门AND输出高电平传递至第五MOS管M5的栅极时，放大器AMP已经建立完成，需要设计第二延迟单元的延迟时间大于AMP的建立时间，此时第一MOS管M1的栅极信号由建立好的放大器AMP的输出提供，从而抑制了输入信号Vin上升过程带来的LDO输出过冲。

可选地，在上述实施例中，第二延迟单元可以包括第二电阻R2和第二电容C2，第二电阻R2的第一端连接与门AND的输出端，第二电阻R2的第二端连接第五MOS管M5的控制端；第二电容C2的第一端连接第二电阻R2的第二端，第二电容C2的第二端接地。

进一步参阅图10，图10是图8中开关控制单元13第二实施例的结构示意图，该开关控制单元13包括与门AND、第二延迟单元和第五MOS管M5。

其中，第二延迟单元可以包括第二电阻R2、第二电容C2和第六MOS管M6，第二电阻R2的第一端连接与门AND的输出端，第二电阻R2的第二端连接第五MOS管M5的控制端；第二电容C2的第一端连接第二电阻R2的第二端，第二电容C2的第二端接地；第六MOS管M6的控制端连接第二电阻R2的第二端，第六MOS管M6的第一端和第二端连接并接地。

可以理解地，图10与图9的区别在于，增加了第六MOS管M6，第六MOS管M6的源极和漏极连接形成一个电极，第六MOS管M6的栅极作为一个电极，即形成了一个小型的电容，再与原有的第二电容C2并联(第二电容C2采用MOM电容)，增加了整体电容的容值，又因为MOS电容在版图中可以叠放在MOM电容上面，所以，采用这样的方式能够在不增加面积的情况下提高电容容值。

进一步参阅图11，图11是图8中开关控制单元13第三实施例的结构示意图，该开关控制单元13包括与门AND、第二延迟单元和第五MOS管M5。

其中，第二延迟单元包括第七MOS管M7和第二电容C2，第七MOS管M7的第一端连接与门AND的输出端，第七MOS管M7的第二端连接第七MOS管M7的控制端，并连接第五MOS管M5的控制端；第二电容C2的第一端连接第七MOS管M7的第二端，第二电容C2的第二端接地。

可以理解地，图6与图4的区别在于，将第二电阻R2替换为第七MOS管M7，第七MOS管M7为PMOS，其栅极和漏极连接，即形成了一个电阻，因为MOS管的尺寸相对于常规电阻来说更加小，所以采用这样的方式能够减少电路的尺寸。

本实施例提供的低压差线性稳压电路包括：放大器，放大器的第一输入端用于接收基准信号，放大器的使能端用于接收基准完成信号，基准完成信号用于指示基准信号建立完成，放大器用于根据基准完成信号进行使能；第一MOS管，第一MOS管的控制端连接放大器的输出端，第一MOS管的第一端用于接收输入信号，第一MOS管的第二端用于输出稳压信号；反馈单元，反馈单元的输入端连接第一MOS管的第二端，反馈单元的输出端连接放大器的第二输入端。通过上述方式，在基准信号的建立过程中对放大器进行关断，在基准信号建立完成后才对放大器进行使能，由于在部分时间对放大器进行关断，可以降低放大器的功耗；另外，由于基准信号在建立过程中可能出现过冲的情况，对放大器的关断也能够防止基准信号过冲造成输出功率管压降过低导致输出的电压产生过高的问题，防止下级电路的损坏。

在进一步的实施例中，通过增加开关控制单元来控制输出功率管的导通和关断，能够在输入的输入信号的建立过程中对功率管进行关断，也防止输入的输入信号过冲造成输出的稳压信号过高的问题，防止下级电路的损坏。

可以理解地，上述三种实施例可以单独实施，也可以将其中的任意两种或三种方式结合起来实施。

参阅图12，图12是本申请提供的芯片一实施例的结构示意图，该芯片300包括低压差线性稳压电路100和基准信号生成电路200。其中，该基准信号生成电路200用于生成基准信号Vref和基准完成信号Vref_ok，该低压差线性稳压电路100是如上述实施例中介绍的低压差线性稳压电路100。

可以理解地，该芯片300可以是电源芯片，也可以其他具有供电功能的芯片。

参阅图13，图13是本申请提供的电子设备一实施例的结构示意图，该电子设备400包括如上述实施例中介绍的低压差线性稳压电路100。

以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (15)

1.一种低压差线性稳压电路，其特征在于，所述低压差线性稳压电路包括：

放大器，所述放大器的第一输入端用于接收基准信号；

第一MOS管，所述第一MOS管的控制端连接所述放大器的输出端，所述第一MOS管的第一端用于接收输入信号，所述第一MOS管的第二端用于输出稳压信号；

反馈单元，所述反馈单元的输入端连接所述第一MOS管的第二端，所述反馈单元的输出端连接所述放大器的第二输入端；

输出控制单元，所述输出控制单元连接所述第一MOS管的第二端，所述输出控制单元用于在接收到所述稳压信号时产生对应的脉冲信号，并根据所述脉冲信号拉低所述稳压信号的电平。

2.根据权利要求1所述的低压差线性稳压电路，其特征在于，

所述输出控制单元包括：

脉冲信号生成单元，所述脉冲信号生成单元的输入端连接所述第一MOS管的输出端，所述脉冲信号生成单元用于在接收到所述稳压信号时输出所述脉冲信号；

第二MOS管，所述第二MOS管的控制端连接所述脉冲信号生成单元的输出端，所述第二MOS管的第一端连接所述第一MOS管的第二端，所述第二MOS管的第二端接地。

3.根据权利要求2所述的低压差线性稳压电路，其特征在于，

所述脉冲信号生成单元包括：

第一延迟单元，所述第一延迟单元的输入端连接所述第一MOS管的输出端；

反相器，所述反相器的输入端连接所述第一延迟单元的输出端，所述反相器的输出端连接所述第二MOS管的控制端，所述反相器的电源端连接所述第一MOS管的第二端。

4.根据权利要求3所述的低压差线性稳压电路，其特征在于，

所述第一延迟单元包括：

第一电阻，所述第一电阻的第一端连接所述第一MOS管的第二端，所述第一电阻的第二端连接所述反相器的输入端；

第一电容，所述第一电容的第一端连接所述第一电阻的第二端，所述第一电容的第二端接地。

5.根据权利要求4所述的低压差线性稳压电路，其特征在于，

所述第一延迟单元还包括第三MOS管，所述第三MOS管的控制端连接所述第一电阻的第二端，所述第三MOS管的第一端和第二端接地。

6.根据权利要求3所述的低压差线性稳压电路，其特征在于，

所述第一延迟单元包括：

第四MOS管，所述第四MOS管的第一端连接所述第一MOS管的第二端，所述第四MOS管的第二端和所述第四MOS管的控制端连接所述反相器的输入端；

第一电容，所述第一电容的第一端连接所述第四MOS管的第二端，所述第一电容的第二端接地。

7.根据权利要求1所述的低压差线性稳压电路，其特征在于，

所述放大器的使能端用于接收基准完成信号，所述基准完成信号用于指示所述基准信号建立完成，所述放大器用于根据所述基准完成信号进行使能；

所述低压差线性稳压电路还包括开关控制单元，所述开关控制单元的输入端用于接收所述基准完成信号，所述开关控制单元的输出端连接所述第一MOS管的控制端，所述开关控制单元用于根据所述基准完成信号控制所述第一MOS管导通。

8.根据权利要求7所述的低压差线性稳压电路，其特征在于，

所述开关控制单元包括：

与门，所述与门的第一输入端用于接收所述输入信号，所述与门的第二输入端用于接收所述基准完成信号；

第五MOS管，所述第五MOS管的控制端连接所述与门的输出端，所述第五MOS管的第一端用于接收所述输入信号，所述第五MOS管的第二端连接所述第一MOS管的控制端。

9.根据权利要求8所述的低压差线性稳压电路，其特征在于，

所述开关控制单元还包括第二延迟单元，所述第二延迟单元的输入端连接所述与门的输出端，所述第二延迟单元的输出端连接所述第五MOS管的控制端。

10.根据权利要求9所述的低压差线性稳压电路，其特征在于，

所述第二延迟单元包括：

第二电阻，所述第二电阻的第一端连接所述与门的输出端，所述第二电阻的第二端连接所述第五MOS管的控制端；

第二电容，所述第二电容的第一端连接所述第二电阻的第二端，所述第二电容的第二端接地。

11.根据权利要求10所述的低压差线性稳压电路，其特征在于，

所述第二延迟单元还包括第六MOS管，所述第六MOS管的控制端连接所述第二电阻的第二端，所述第六MOS管的第一端和第二端接地。

12.根据权利要求9所述的低压差线性稳压电路，其特征在于，

所述第二延迟单元包括：

第七MOS管，所述第七MOS管的第一端连接所述与门的输出端，所述第七MOS管的第二端连接所述第七MOS管的控制端和所述第五MOS管的控制端；

第二电容，所述第二电容的第一端连接所述第七MOS管的第二端，所述第二电容的第二端接地。

13.根据权利要求1所述的低压差线性稳压电路，其特征在于，

所述反馈单元包括：

第三电阻，所述第三电阻的第一端连接所述第一MOS管的第二端，所述第三电阻的第二端连接所述放大器的第二输入端；

第四电阻，所述第四电阻的第一端连接所述第三电阻的第二端，所述第四电阻的第二端接地。

14.一种芯片，其特征在于，所述芯片包括：

基准信号生成电路，所述基准信号生成电路用于产生基准信号；

低压差线性稳压电路，所述低压差线性稳压电路连接所述基准信号生成电路，所述低压差线性稳压电路是如权利要求1-13任一项所述的低压差线性稳压电路。

15.一种电子设备，其特征在于，所述电子设备包括如权利要求1-13任一项所述的低压差线性稳压电路；或

所述电子设备包括如权利要求14所述的芯片。