CN219980957U - 像素阵列及图像传感器 - Google Patents

Abstract

本实用新型提供一种像素阵列及图像传感器，像素阵列包括若干按行和列排布的像素块，像素块包括感光单元、漂浮扩散有源区、增益控制单元、复位单元及信号输出单元；感光单元接收光信号并基于光信号产生电荷信号；漂浮扩散有源区接收电荷信号；增益控制单元耦接至漂浮扩散有源区并配合漂浮扩散有源区形成调制存储区，基于调制存储区形成与电荷信号对应的电压信号；复位单元耦接至漂浮扩散有源区并对其复位；信号输出单元耦接至漂浮扩散有源区以输出电压信号；增益控制单元处形成有第一方向配置的反馈电容，以平衡行向上相邻像素块引起的第二方向的寄生电容。通过本实用新型解决了现有图像传感器因像素尺寸微缩引入串扰而导致图像色彩劣化的问题。

Description

像素阵列及图像传感器

技术领域

本实用新型涉及图像传感器技术领域，特别是涉及一种像素阵列及图像传感器。

背景技术

图像传感器被广泛地应用于数码相机、移动手机、医疗器械、汽车和其他应用场合；随着像素数量的不断增加(例如近年手机移动端>64MP、108MP、200MP)，同时芯片的可用面积也在不断压缩，这导致图像传感器中的像素尺寸日益微缩至亚微米以下。

在亚微米以上级别的像素，由于物理尺寸较大，各个节点的电学相互影响较为轻微。但随着像素尺寸进入亚微米级别，由于关键节点的物理位置不断接近，像素之间的串扰(X-talk)日益变得复杂，导致芯片产出的图像质量劣化。

现有技术中，由于像素尺寸的微缩，导致相邻行的FD(即漂浮扩散有源区)越来越近，从而导致引入电学耦合；另外，在其他一些应用方式中，由于CFA(彩色滤光片)的设置不同，最终会导致不同像素的颜色相应受到其他像素的干扰；均可能导致图像色彩劣化。

如图1所示，以RGGB的拜耳阵列为例，一般来说，希望Gr像素和Gb像素的光电效应一致，但应用中，会因为R像素和B像素的影响而产生偏差；此时，期望R像素和B像素带来的影响是相同的，但实际物理层面很难做到完全对称，如，B像素对Gb像素的影响(实线)不等于B像素对Gr像素的影响(虚线)，这最终导致了图像的色彩劣化。另外，有的由于相邻列的FD有电容寄生耦合，但相邻行FD的电容寄生耦合较小，加剧了图像的色彩劣化。

鉴于此，如何改善图像传感器的图像色彩劣化问题，是本领域技术人员迫切需要解决的技术问题。

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种像素阵列及图像传感器，用于解决现有图像传感器因像素尺寸微缩引入串扰而导致图像色彩劣化的问题。

为实现上述目的及其他相关目的，本实用新型提供一种像素阵列，包括若干按行和列排布的像素块，所述像素块包括感光单元、漂浮扩散有源区、增益控制单元、复位单元及信号输出单元，其中：

所述感光单元用于接收光信号并基于所述光信号产生电荷信号；

所述漂浮扩散有源区用于接收所述电荷信号；

所述增益控制单元耦接至所述漂浮扩散有源区，所述增益控制单元配合所述漂浮扩散有源区形成调制存储区，以基于所述调制存储区形成与所述电荷信号对应的电压信号；

所述复位单元耦接至所述漂浮扩散有源区，至少用于对所述漂浮扩散有源区复位；

所述信号输出单元耦接至所述漂浮扩散有源区，用于输出所述电压信号；

其中，所述增益控制单元处形成有第一方向的反馈电容，以平衡行向上相邻所述像素块引起的第二方向的寄生电容，所述第二方向与所述第一方向之间具有夹角。

可选地，所述增益控制单元包括至少一个增益控制晶体管，耦接于所述复位单元和所述漂浮扩散有源区之间；在所述增益控制单元包括两个及以上所述增益控制晶体管时，各所述增益控制晶体管串联耦接于所述复位单元和所述漂浮扩散有源区之间。

可选地，所述增益控制单元设置有沿第一方向延伸的金属走线，所述金属走线包括至少一个沿第二方向上的折弯部，所述第二方向与所述第一方向之间具有夹角；其中，第一方向上相邻的两段所述金属走线中，各自至少有一个所述折弯部彼此靠近且相互影响以形成反馈电容。

可选地，所述感光单元包括感光元件及对应的传输晶体管，所述增益控制单元包括增益控制晶体管，所述复位单元包括复位晶体管，所述信号输出单元包括源跟随晶体管及选择晶体管，其中：

所述感光单元中的所述传输晶体管合围形成一合围区，所述源跟随晶体管设于所述合围区内，所述漂浮扩散有源区设于所述合围区内且设于所述源跟随晶体管的两侧，包括第一浮动扩散节点和第二浮动扩散节点，所述增益控制晶体管设于所述合围区外且设于所述第一浮动扩散节点或所述第二浮动扩散节点的一侧，所述复位晶体管和所述选择晶体管设于所述合围区外且列向间隔设于相邻所述源跟随晶体管之间；

其中，所述增益控制晶体管对应的所述金属走线包括至少一个所述折弯部，第一方向上相邻的两段所述金属走线中，各自至少有一个所述折弯部彼此靠近且相互影响。

可选地，列向上的多个所述像素块中，每相邻的两个所述像素块构成一像素组，同一所述像素组中，两个所述像素块共用同一所述复位晶体管，两个所述增益控制晶体管对应一段所述金属走线。

可选地，同一所述像素组中，所述复位晶体管位于相邻所述源跟随晶体管之外，所述金属走线包括：第一折弯部、第二折弯部、第三折弯部、第四折弯部、第一列向走线、第二列向走线及第三列向走线；

所述第一折弯部连接至所述第一列向走线的第一端并与上一段所述金属走线的第三折弯部彼此靠近且相互影响，所述第二折弯部跨接所述第一列向走线的中端和所述第二列向走线的第一端并与上一段所述金属走线的第四折弯部彼此靠近且相互影响，所述第三折弯部跨接所述第一列向走线的第二端和所述第三列向走线的中端并与下一段所述金属走线的第一折弯部彼此靠近且相互影响，所述第四折弯部连接至所述第三列向走线的第二端并与下一段所述金属走线的第二折弯部彼此靠近且相互影响，所述第二列向走线的第二端和所述第三列向走线的第一端为自由端，所述第二列向走线和所述第三列向走线分别对应耦接同一所述像素组中两个所述像素块的两个所述增益控制晶体管。

可选地，同一所述像素组中，所述复位晶体管位于相邻所述源跟随晶体管之间，所述金属走线包括：第一折弯部、第二折弯部、第三折弯部、第四折弯部、第五折弯部、第六折弯部、第一列向走线、第二列向走线及第三列向走线；

所述第一折弯部连接至所述第一列向走线的第一端并与上一段所述金属走线的第三折弯部彼此靠近且相互影响，所述第二折弯部连接至所述第二列向走线的第一端并与上一段所述金属走线的第四折弯部彼此靠近且相互影响，所述第三折弯部连接至所述第一列向走线的第二端并与下一段所述金属走线的第一折弯部彼此靠近且相互影响，所述第四折弯部连接至所述第三列向走线的第二端并与下一段所述金属走线的第二折弯部彼此靠近且相互影响，所述第五折弯部跨接所述第一列向走线的中端和所述第二列向走线的中端，所述第六折弯部跨接所述第一列向走线的中端和所述第三列向走线的中端，所述第二列向走线的第二端和所述第三列向走线的第一端为自由端，所述第二列向走线和所述第三列向走线分别对应耦接同一所述像素组中两个所述像素块的两个所述增益控制晶体管。

可选地，同一所述像素组中，两个所述像素块共用同一所述选择晶体管；或者，不同所述像素组中，相邻的两个所述像素块共用同一所述选择晶体管。

可选地，所述感光单元包括四个所述感光元件及对应的四个所述传输晶体管，四个所述感光元件呈阵列排布，四个所述传输晶体管呈条状，并以一倾斜角度对应设于四个所述感光元件相向的角部以形成所述合围区；

所述第一浮动扩散节点和所述第二浮动扩散节点分别设于列向排布的两个所述传输晶体管相向的区域内，所述源跟随晶体管设于所述第一浮动扩散节点和所述第二浮动扩散节点的中心连线上。

可选地，所述感光单元包括感光元件及对应的传输晶体管，所述增益控制单元包括增益控制晶体管，所述复位单元包括复位晶体管，所述信号输出单元包括源跟随晶体管及选择晶体管，其中：

所述感光单元中的所述传输晶体管合围形成一合围区，所述源跟随晶体管设于所述合围区内，所述漂浮扩散有源区设于所述合围区内且设于所述源跟随晶体管的一侧，所述增益控制晶体管设于所述合围区外且设于所述漂浮扩散有源区的一侧，所述复位晶体管设于所述增益控制晶体管远离所述漂浮扩散有源区的一侧，所述选择晶体管设于所述合围区外且设于所述源跟随晶体管的上方或下方；

其中，所述增益控制晶体管对应的所述金属走线包括至少一个所述折弯部，第一方向上相邻的两段所述金属走线中，各自至少有一个所述折弯部彼此靠近且相互影响。

可选地，所述金属走线布置于互连结构中；和/或，所述感光单元包括两个所述感光元件及对应的两个传输晶体管，两个所述感光元件共享所述漂浮扩散有源区、所述信号输出单元和所述增益控制单元，或者，所述感光单元包括一个所述感光元件，或者，所述感光单元包括四个所述感光元件及对应的四个传输晶体管，四个所述感光元件共享所述漂浮扩散有源区、所述信号输出单元和所述增益控制单元。

本实用新型还提供一种图像传感器，包括如上任意一项所述的像素阵列。

可选地，各所述像素块中的所述信号输出单元包括源跟随晶体管及选择晶体管，列向上的多个所述选择晶体管中，相邻的两个所述选择晶体管位于同一读出组，所述读出组中的两个所述选择晶体管连接至不同的列线。

可选地，不同所述读出组中的对应所述选择晶体管连接至相同或不同的列线。

可选地，所述读出组包括第一像素读出行和第二像素读出行，所述第一像素读出行包括交替排布的第一滤光区和第二滤光区，所述第二像素读出行包括交替排布的第三滤光区和第四滤光区，相邻的所述第一滤光区、所述第二滤光区、所述第三滤光区和所述第四滤光区构成像素组合。

可选地，所述第二滤光区和所述第三滤光区对应的配置相同，所述像素组合呈拜耳基阵列排布，且各滤光区与所述像素块对应设置；其中，所述读出组中的两个像素读出行相邻设置，且同一列的相邻所述读出组中的两个相邻所述像素块共用同一金属走线；或者，所述读出组中的两个像素读出行与相邻所述读出组中的两个像素读出行交替排布，且同一列的相邻所述读出组中的两个对应位置的所述像素块共用同一金属走线。

如上所述，本实用新型的像素阵列及图像传感器，通过在增益控制单元处形成第一方向配置的反馈电容，如利用相邻两段金属走线(与增益控制单元对应)中折弯部的彼此靠近且相互影响来形成反馈电容，以此来平衡行向上相邻像素块引起的第二方向的寄生电容，改善图像传感器因像素尺寸微缩引入串扰而导致图像色彩劣化问题，提高图像质量。

附图说明

图1显示为现有图像传感器因像素尺寸微缩引入串扰的示意图。

图2显示为本实用新型像素阵列的一种电路示意图。

图3显示为图2所示电路的一种排布结构示意图。

图4显示为图3所示排布结构的一种滤光区配置示意图。

图5显示为图2所示电路在低转换增益模式下两行同时读出的时序图。

图6显示为图2所示电路在高转换增益模式下两行同时读出的时序图。

图7显示为本实用新型像素阵列的另一种电路示意图。

图8显示为图7所示电路的一种排布结构示意图。

图9-图11显示为图8所示排布结构的不同滤光区配置示意图。

图12-图14显示为不同像素阵列对应的排布结构示意图。

元件标号说明

100 像素阵列

110 像素块

111 感光单元

112 复位单元

113 增益控制单元

114 信号输出单元

具体实施方式

以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。

请参阅图2至图14。需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图示中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。

实施例一

如图2和图7所示，本实施例提供一种像素阵列100，包括若干按行和列排布的像素块110；像素块110包括感光单元111、漂浮扩散有源区、复位单元112、增益控制单元113及信号输出单元114。其中：

感光单元111用于接收光信号并基于光信号产生电荷信号。

具体的，感光单元111包括至少一个感光元件及对应的传输晶体管；其中，传输晶体管的控制端接收传输控制信号，第一端耦接至相应漂浮扩散有源区，第二端耦接感光元件的第一端，感光元件的第二端耦接参考电位。

作为示例，感光元件可以是光电二极管、光栅或者光导体中的任意一种，传输晶体管可以是NMOS管或者PMOS管中的任意一种；本实施例中，感光元件是光电二极管，如，可以为pin型光电二极管，传输晶体管是NMOS管。

以感光单元111包括四个光电二极管PD1-PD4及四个NMOS管M11-M14为例；光电二极管PD1-PD4的阳极端连接参考电位，阴极端对应连接NMOS管M11-M14的源极端，NMOS管M11-M14的栅极端对应连接传输控制信号TX1-TX4，漏极端连接至漂浮扩散有源区(如FD_n-1)。实际应用中，参考电位通常为参考地电位，当然，参考电位也可以是负电位，这对本实施例没有实质影响。

复位单元112耦接至漂浮扩散有源区，增益控制单元113耦接至漂浮扩散有源区(如，复位单元112经增益控制单元113耦接至漂浮扩散有源区)；其中，漂浮扩散有源区用于接收电荷信号；复位单元112用于对漂浮扩散有源区复位；增益控制单元113配合漂浮扩散有源区形成调制存储区，以基于调制存储区形成与电荷信号对应的电压信号。

具体的，复位单元112包括复位晶体管，增益控制单元113包括至少一个增益控制晶体管；在增益控制单元113包括一个增益控制晶体管时，该增益控制晶体管耦接于复位单元112和漂浮扩散有源区之间；在增益控制单元113包括两个及以上增益控制晶体管时，各增益控制晶体管串联耦接于复位单元112和漂浮扩散有源区之间。需要注意的是，在增益控制单元113包括多个增益控制晶体管时，通过控制各增益控制晶体管的打开和关闭，来调节调制存储区的容量，以此增加更多的转换增益模式。

作为示例，复位晶体管可以是NMOS管或者PMOS管中的任意一种，增益控制晶体管可以是NMOS管或者PMOS管中的任意一种；本实施例中，复位晶体管和增益控制晶体管是NMOS管。

以复位晶体管包括NMOS管M2、增益控制晶体管包括NMOS管M3为例；NMOS管M2的栅极端连接复位控制信号(如RST_n)，漏极端连接第一像素电源(如RSTD_n)，源极端连接NMOS管M3的漏极端；NMOS管M3的栅极端连接增益控制信号(如DCG_n-1)，源极端连接至漂浮扩散有源区(如FD_n-1)。

其中，复位控制信号有效且第一像素电源为高电位时相应复位晶体管打开；实际应用中，可以设计第一像素电源始终为高电位，通过控制复位控制信号来实现相应复位晶体管的打开和关闭；也可以设计复位控制信号始终有效，通过控制第一像素电源来实现相应复位晶体管的打开和关闭；当然，还可以同时控制第一像素电源和复位控制信号来实现相应复位晶体管的打开和关闭。

信号输出单元114耦接至漂浮扩散有源区，用于输出电压信号。

具体的，信号输出单元114包括源跟随晶体管及选择晶体管；源跟随晶体管的控制端耦接至漂浮扩散有源区，第一端耦接第二像素电源，第二端耦接选择晶体管的第一端；选择晶体管的控制端接收选择控制信号，第二端输出像素信号(包括复位信号和图像信号)。

作为示例，源跟随晶体管可以是NMOS管或者PMOS管中的任意一种，选择晶体管可以是NMOS管或者PMOS管中的任意一种；本实施例中，源跟随晶体管和选择晶体管是NMOS管。

以源跟随晶体管包括NMOS管M4、选择晶体管包括NMOS管M5为例；NMOS管M4的栅极端连接至漂浮扩散有源区(如FD_n-1)，漏极端连接第二像素电源(如SFD_n-1)，源极端连接NMOS管M5的漏极端；NMOS管M5的栅极端连接选择控制信号(如RS_n)，源极端输出像素信号。其中，第二像素电源为高电位时相应源跟随晶体管有输出，实际应用中，可以通过第二像素电源的设计来控制相应源跟随晶体管是否输出。

本实施例的像素块110中，增益控制单元113处形成有第一方向配置的反馈电容，以平衡行向上相邻像素块引起的第二方向的寄生电容(即串扰)，第二方向与所述第一方向之间具有夹角；如，可以是增益控制单元113处形成有纵向的反馈电容，以平衡行向上相邻像素块110引起的横向的寄生电容；便于后续图像处理时，利用纵向的反馈电容抵消掉横向上的寄生电容，降低信号串扰对图像色彩的影响，改善图像色彩劣化问题。其中，该反馈电容可以是器件电容，也可以是金属走线的寄生电容；实际应用中，为了减小像素尺寸，一般采用金属走线的寄生电容实现。

在一种可能的实现方式中，增益控制单元113设置有沿第一方向延伸的金属走线，金属走线包括至少一个沿第二方向上的折弯部，第二方向与第一方向之间具有夹角；其中，第一方向上相邻的两段金属走线中，各自至少有一个折弯部彼此靠近且相互影响以形成反馈电容。当然，其他的实现方式中，增益控制单元113对应的金属走线也可以不包括沿第二方向上的折弯部，只要第一方向上相邻的两段金属走线因相互影响形成有反馈电容即可，如，一段金属走线的尾部与另一段金属走线的头部彼此靠近且相互影响以形成反馈电容等，或者，两条第一方向平行的金属走线形成反馈电容等。另外，在金属走线包括折弯部时，折弯部的形状可以是直线型、折线型、环形、不规则型等，本实施例对此不做限制。另外，增益控制单元113处形成有反馈电容，可以是基于增益控制单元113的增益控制晶体管的漏极进行配置，例如，金属走线可以通过互连结构设置在增益控制晶体管的漏极处，金属走线可以是额外布置的结构，还可以是利用像素电路中已有结构实现，简化结构布置。

第一种实施方案中，像素阵列100的排布结构如下：感光单元111中的传输晶体管合围形成一合围区，源跟随晶体管设于合围区内，漂浮扩散有源区设于合围区内且设于源跟随晶体管的两侧，包括第一浮动扩散节点和第二浮动扩散节点，增益控制晶体管设于合围区外且设于第一浮动扩散节点或第二浮动扩散节点的一侧，复位晶体管和选择晶体管设于合围区外且列向间隔设于相邻源跟随晶体管之间，如图3和图8所示；其中，增益控制晶体管对应的金属走线包括至少一个折弯部，第一方向上相邻的两段金属走线中，各自至少有一个折弯部彼此靠近且相互影响以形成纵向的反馈电容，该示例中第一方向为像素阵列的列方向，第二方向为像素阵列的行方向，二者垂直设置。

作为示例，感光单元111包括四个感光元件及对应的四个传输晶体管，四个感光元件呈阵列排布，四个传输晶体管呈条状，并以一倾斜角度对应设于四个感光元件相向的角部以形成合围区；第一浮动扩散节点和第二浮动扩散节点分别设于列向排布的两个传输晶体管相向的区域内，源跟随晶体管设于第一浮动扩散节点和第二浮动扩散节点的中心连线上，以使源跟随晶体管的栅极端与漂浮扩散有源区之间的距离较短。

当然，感光单元111也可以包括其他数量的感光元件及对应的传输晶体管，这对本实施例没有实质影响。需要注意的是，合围区可以认为是传输晶体管所形成的轮廓形状，并非严格意义的包围，这是本领域技术人员可以理解的。

作为一种可选方案，列向上的多个像素块110中，相邻的两个像素块110构成一像素组，像素阵列的列向由多个相邻排布的像素组构成，同一像素组中，两个像素块110共用同一复位晶体管，两个增益控制晶体管对应一段金属走线，如图2和图7所示。进一步的，同一像素组中，两个像素块110共用同一选择晶体管，如图2所示；或者，不同像素组中，相邻的两个像素块110共用同一选择晶体管，如图7所示。

针对同一像素组中复位晶体管位于相邻源跟随晶体管之外的情况，如图3所示，可以对应图2所示的电路图，金属走线包括：第一折弯部R1、第二折弯部R2、第三折弯部R3、第四折弯部R4、第一列向走线C1、第二列向走线C2及第三列向走线C3；第一折弯部R1连接至第一列向走线C1的第一端并与上一段金属走线的第三折弯部R3彼此靠近且相互影响，第二折弯部R2跨接第一列向走线C1的中端和第二列向走线C2的第一端并与上一段金属走线的第四折弯部R4彼此靠近且相互影响，第三折弯部R3跨接第一列向走线C1的第二端和第三列向走线C3的中端并与下一段金属走线的第一折弯部R1彼此靠近且相互影响，第四折弯部R4连接至第三列向走线C3的第二端并与下一段金属走线的第二折弯部R2彼此靠近且相互影响，第二列向走线C2的第二端和第三列向走线C3的第一端为自由端，第二列向走线C2和第三列向走线C3分别对应耦接同一像素组中两个像素块110的两个增益控制晶体管。

以同一像素组中两个像素块110共用同一选择晶体管为例，将图3中像素组的第一个像素块所在行定义第n-1行，其上一行定义为第n-2行，其下两行分别定义为第n行和第n+1行；该方案中，当第n行和第n+1行在低转换增益模式下同时读出时，第n行所在像素读出行和第n+1行所在像素读出行对应的相邻两段金属走线中，第n行所在像素读出行对应的金属走线中的第三折弯部R3与第n+1行所在像素读出行对应的金属走线中的第一折弯部R1相互影响形成一纵向的反馈电容，第n行所在像素读出行对应的金属走线中的第四折弯部R4与第n+1行所在像素读出行对应的金属走线中的第二折弯部R2相互影响形成另一纵向的反馈电容。

针对同一像素组中复位晶体管位于相邻源跟随晶体管之间的情况，如图8所示，可以对应图7所示的电路图，金属走线包括：第一折弯部R1、第二折弯部R2、第三折弯部R3、第四折弯部R4、第五折弯部R5、第六折弯部R6、第一列向走线C1、第二列向走线C2及第三列向走线C3；第一折弯部R1连接至第一列向走线C1的第一端并与上一段金属走线的第三折弯部R3彼此靠近且相互影响，第二折弯部R2连接至第二列向走线C2的第一端并与上一段金属走线的第四折弯部R4彼此靠近且相互影响，第三折弯部R3连接至第一列向走线C1的第二端并与下一段金属走线的第一折弯部R1彼此靠近且相互影响，第四折弯部R4连接至第三列向走线C3的第二端并与下一段金属走线的第二折弯部R2彼此靠近且相互影响，第五折弯部R5跨接第一列向走线C1的中端和第二列向走线C2的中端，第六折弯部R6跨接第一列向走线C1的中端和第三列向走线C3的中端，第二列向走线C2的第二端和第三列向走线C3的第一端为自由端，第二列向走线C2和第三列向走线C3分别对应耦接同一像素组中两个像素块110的两个增益控制晶体管。

以不同像素组中相邻的两个像素块110共用同一选择晶体管为例，将图8中一像素组的第一个像素块所在行定义第n行，其下三行分别定义为第n+1行、第n+2行和第n+3行；该方案中，当第n行和第n+2行在低增益模式下同时读出时，第n行所在像素读出行和第n+2行所在像素读出行对应的相邻两端金属走线中，第n行所在像素读出行对应的金属走线中的第三折弯部R3与第n+2行所在像素读出行对应的金属走线中的第一折弯部R1相互影响形成一纵向的反馈电容，第n行所在像素读出行对应的金属走线中的第四折弯部R4与第n+2行所在像素读出行对应的金属走线中的第二折弯部R2相互影响形成另一纵向的反馈电容。

实际应用中，通过设计相邻两段金属走线中相互影响的折弯部的长度、宽度等参数，可以合理设计纵向上反馈电容的值，如此，可以实现纵向上的反馈电容之和与横向上的寄生电容相平衡。另外，可以依据实际需求配置需要形成的反馈电容的容值。

第二种实施方案中，像素阵列100的排布结构如下：感光单元111中的传输晶体管合围形成一合围区，源跟随晶体管设于合围区内，漂浮扩散有源区设于合围区内且设于源跟随晶体管的一侧，增益控制晶体管设于合围区外且设于漂浮扩散有源区的一侧，复位晶体管设于增益控制晶体管远离漂浮扩散有源区的一侧，选择晶体管设于合围区外且设于源跟随晶体管的上方或下方，如图12所示；当然，漂浮扩散有源区也可以设于合围区内源跟随晶体管的两侧，包括第一浮动扩散节点和第二浮动扩散节点，增益控制晶体管设于合围区外且设于第一浮动扩散节点或第二浮动扩散节点的一侧，如图13所示。其中，增益控制晶体管对应的金属走线包括至少一个折弯部，第一方向上相邻的两段金属走线中，各自至少有一个折弯部彼此靠近且相互影响以形成纵向的反馈电容，当然，也可以是其他反馈电容的形成方式；该示例中第一方向为像素阵列的列方向，第二方向为像素阵列的行方向，二者垂直设置。

作为示例，金属走线布置于互连结构中，互连结构为图像传感器中现有的制备于半导体衬底上的，用于实现各个晶体管互连的结构，包括多层金属层，可以基于各金属层形成反馈。

作为示例，感光单元111包括两个感光元件及对应的两个传输晶体管，两个感光元件共享漂浮扩散有源区、信号输出单元和增益控制单元，如图12所示；

作为示例，感光单元111包括四个感光元件及对应的四个传输晶体管，四个感光元件共享漂浮扩散有源区、信号输出单元和增益控制单元，如图13所示。

第三种实施方案中，像素阵列100的排布结构如下：感光单元111中的传输晶体管合围形成一合围区，漂浮扩散有源区设于合围区内，增益控制晶体管设于合围区的下方，复位晶体管设于增益控制晶体管的下方，源跟随晶体管设于合围区的上方，选择晶体管设于源跟随晶体管的一侧，如图14所示；其中，增益控制晶体管对应的金属走线包括至少一个折弯部，第一方向上相邻的两段金属走线中，各自至少有一个折弯部彼此靠近且相互影响以形成纵向的反馈电容，当然，其他实施方式中，也可以是其他反馈电容的形成方式；该示例中第一方向为像素阵列的列方向，第二方向为像素阵列的行方向，二者垂直设置。

作为示例，金属走线布置于互连结构中。互连结构为图像传感器中现有的制备于半导体衬底上的，用于实现各个晶体管互连的结构，包括多层金属层，可以基于各金属层形成反馈。

作为示例，感光单元111包括一个感光元件及对应的一个传输晶体管，如图14所示，该示例中，传输晶体管合围形成的合围区，可以理解为其远离光电转换元件另外一侧的区域。

需要注意的是，第二种实施方案和第三种实施方案与第一种实施方案中形成纵向反馈电容的方式相同，如，都是通过第一方向上相邻两段金属走线的折弯部相互影响来形成纵向的反馈电容，此处不再赘述。

实施例二

本实施例提供一种图像传感器，包括如实施例一记载的像素阵列100；进一步的，还包括读出电路，通过列线读出像素阵列100中的像素信号，用于将像素信号的模拟量转换为数字量。

具体的，各像素块110中的信号输出单元114包括源跟随晶体管及选择晶体管，列向上的多个选择晶体管中，相邻的两个选择晶体管位于同一读出组，读出组中的两个选择晶体管连接至不同的列线，实现读出组中相应两个像素块110所对应的像素读出行同时读出，从而使第一方向上相邻的两段金属走线中的折弯部互相影响以形成反馈电容。进一步的，不同读出组中的对应选择晶体管连接至相同或不同的列线。

作为示例，读出组包括第一像素读出行和第二像素读出行，第一像素读出行包括交替排布的第一滤光区和第二滤光区，第二像素读出行包括交替排布的第三滤光区和第四滤光区，其中，像素阵列中，相邻的第一滤光区、第二滤光区、第三滤光区和第四滤光区构成像素组合。作为一种可选方案，第二滤光区和第三滤光区对应的配置相同，像素组合呈拜耳基阵列排布，且各滤光区与像素块110对应设置。

实际应用中，第一滤光区被配置为接收第一颜色的光，第二滤光区被配置为接收第二颜色的光，第三滤光区被配置为接收第三颜色的光，第四滤光区被配置为接收第四颜色的光，其中，第三颜色和第四颜色为相同颜色，如，第一颜色为红色(R)、第二颜色为绿色(G)、第三颜色为绿色(G)、第四颜色为蓝色(B)，此时，像素组合呈RGGB的拜耳阵列排布。需要注意的是，拜耳基阵列是指结构排布上与拜耳阵列相同或类似的排布方式，如，相邻的四个滤光区构成一个像素阵列，但四个滤光区的配置可以是除RGGB外的其他颜色组合等。

在一种可能的实施方式中，读出组中的两个像素读出行相邻设置，且同一列的相邻读出组中的两个相邻像素块110共用同一金属走线；以图2和图3为例，读出组中的第n行作为第一像素读出行、第n+1行作为第二像素读出行，同一列中，与该读出组相邻的上一读出组中，第n-2行作为第一像素读出行，第n-1行作为第二像素读出行，其中，第n-1行和第n行所在像素读出行对应的像素块110共用同一金属走线，即，读出组中的两个像素读出行相邻设置，且同一列的相邻读出组中的两个相邻像素块110共用同一金属走线。该实施方式中，各滤光区的配置如图4所示，如此，在第n行和第n+1行同时读出时，可以基于拜耳阵列获取RGGB的彩色信息。

在另一种可能的实施方式中，读出组中的两个像素读出行与相邻读出组中的两个像素读出行交替排布，且同一列的相邻读出组中的两个对应位置的像素块110共用同一金属走线；以图7和图8为例，读出组中的第n行作为第一像素读出行、第n+2行作为第二像素读出行，同一列中，与该读出组相邻的下一读出组中，第n+1行作为第一像素读出行，第n+3行作为第二像素读出行，其中，第n行和第n+1行所在像素读出行对应的像素块110共用同一金属走线，第n+2行和第n+3行所在像素读出行对应的像素块110共用同一金属走线，即，读出组中的两个像素读出行与相邻读出组中的两个像素读出行交替排布，同一列的相邻读出组中的两个对应位置的像素块110共用同一金属走线。该实施方式中，各滤光区的配置如图9-图11所示，如此，在第n行和第n+2行同时读出时，可以基于拜耳阵列获取RGGB的彩色信息。

上述两个实施方式示出了两个像素块110共用同一金属走线的情况(即同一像素组中的两个像素块110共用复位晶体管的情况)，当然，不共用金属走线的情况也是可行的，同一列中相邻的两个像素块110不共用复位晶体管，每个像素块110对应一个复位晶体管；此时，以同一列中相邻的两个像素块110也不共用选择晶体管为例，则每相邻两行构成一读出组，其中，读出组中各像素读出行的各滤光区与像素块110对应设置并配置如图14所示，如此，在读出组中的两像素读出行同时读出时，可以基于拜耳阵列获取RGGB的彩色信息。

当然，也存在一个像素块110对应至少两个滤光区的情况，如，图12示出一个像素块110对应两个滤光区，图13示出一个像素块110对应四个滤光区；此时，在对读出组中的两像素读出行同时读出时，通过设置像素块110中的部分滤光区有效，可以基于拜耳阵列获取RGGB的彩色信息。

而且，在基于拜耳阵列获取RGGB的彩色信息时，通过本实施例像素阵列的反馈电容，可以有效解决两个G像素受R像素和B像素的影响不一致，从而导致的信号不匹配的问题，可以基于拜耳阵列获取受R像素和B像素影响一致的G像素信号。

本实施例还提供一种如上记载的图像传感器的控制方法，在增益控制单元113设置有沿第一方向延伸的金属走线且金属走线包括至少一个沿第二方向上的折弯部时，该控制方法包括：低转换增益模式下，列向上相邻两段金属走线对应的两个像素块110通过不同的列线同时读出，以通过彼此靠近且相互影响的折弯部引入第一方向的反馈电容，从而平衡行向上相邻像素块引起的第二方向的寄生电容，通过引入反馈，改善存在的串扰。另外，需要说明的是，此处低增益可以是指依据增益控制晶体管的配置依据图像传感器现有操作进行的低增益模式，并非严格代表某一种状态，可以依据增益控制晶体管的配置选择多种模式。

以图2和图3为例，第n行中相应像素块110对应的增益控制晶体管设置有一金属走线，第n+1行中相应像素块110对应的增益控制晶体管设置有另一金属走线，两金属走线在第一方向上相邻设置，且各自具有两个折弯部彼此靠近且相互影响；

在低转换增益模式下，通过不同列线控制第n行和第n+1行中像素块110的像素信号(包括复位信号和图像信号)同时读出；如图5所示，具体控制如下：

控制第n行及第n+1行中像素块110对应的增益控制晶体管打开，使第n行及第n+1行中的像素块110进入低转换增益模式；进一步的，还控制第n-1行及第n+2行中像素块110对应的增益控制晶体管打开，来分别调制第n行及第n+1行中像素块110对应的调制存储区的容量，此时第n行及第n+1行中像素块110对应的转换增益最低；

控制第n行及第n+1行中像素块110对应的复位晶体管打开，对第n行及第n+1行中像素块110对应的调制存储区复位；

控制第n行及第n+1行中像素块110对应的复位晶体管关闭，并控制第n行及第n+1行中像素块110对应的选择晶体管打开，同时读出第n行及第n+1行中像素块110对应的复位信号，之后控制第n行及第n+1行中像素块110对应的选择晶体管关闭；

控制第n行及第n+1行中像素块110对应的传输晶体管打开进行电荷转移，之后控制第n行及第n+1行中像素块110对应的传输晶体管关闭；

控制第n行及第n+1行中像素块110对应的选择晶体管打开，同时读出第n行及第n+1行中像素块110对应的图像信号，之后控制第n行及第n+1行中像素块110对应的选择晶体管关闭。

当然，也可以控制第n行及第n+1行中像素块110对应的选择晶体管始终处于打开状态，这对信号读出没有影响。

进一步的，高转换增益模式下，列向上各像素块110逐行读出，或者，列向上相邻两段金属走线对应的两个像素块110通过不同的列线同时读出，以提高读出速度。其中，高增益模式下选择同时读出的方式可以参见低增益模式下选择相同的读出组设计。

以列向上相邻两段金属走线对应的两个像素块110通过不同的列线同时读出为例，如图6所示，具体控制如下：

控制第n行及第n+1行中像素块110对应的复位晶体管和增益控制晶体管打开，对第n行及第n+1行中像素块110对应的漂浮扩散有源区复位；

控制第n行及第n+1行中像素块110对应的增益控制晶体管关闭，使第n行及第n+1行中的像素块110进入高转换增益模式；

控制第n行及第n+1行中像素块110对应的复位晶体管关闭，并控制第n行及第n+1行中像素块110对应的选择晶体管打开，同时读出第n行及第n+1行中像素块110对应的复位信号，之后控制第n行及第n+1行中像素块110对应的选择晶体管关闭；

控制第n行及第n+1行中像素块110对应的传输晶体管打开进行电荷转移，之后控制第n行及第n+1行中像素块110对应的传输晶体管关闭；

控制第n行及第n+1行中像素块110对应的选择晶体管打开，同时读出第n行及第n+1行中像素块110对应的图像信号，之后控制第n行及第n+1行中像素块110对应的选择晶体管关闭。

当然，也可以控制第n行及第n+1行中像素块110对应的选择晶体管始终处于打开状态，这对信号读出没有影响。另外，在控制第n行及第n+1行中像素块110对应的选择晶体管打开以读出复位信号之前，还控制第n-1行及第n+2行中像素块110对应的增益控制晶体管打开后关闭。需要说明的是，此处高增益可以是指根据增益控制晶体管的配置依据图像传感器现有操作进行的高增益模式，在一种应用中，可以是高增益代表对应某像素块的增益晶体管全部关闭的状态，低增益模式可以是对应某一像素块的增益晶体管中至少一个打开时的状态。

综上所述，本实用新型的一种像素阵列及图像传感器，通过在增益控制单元处形成第一方向配置的反馈电容，如利用相邻两段金属走线(与增益控制单元对应)中折弯部的彼此靠近且相互影响来形成反馈电容，以此来平衡行向上相邻像素块引起的第二方向的寄生电容，改善图像传感器因像素尺寸微缩引入串扰而导致图像色彩劣化问题，提高图像质量。所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。

Claims (16)

1.一种像素阵列，其特征在于，包括若干按行和列排布的像素块，所述像素块包括感光单元、漂浮扩散有源区、增益控制单元、复位单元及信号输出单元，其中：

所述感光单元用于接收光信号并基于所述光信号产生电荷信号；

所述漂浮扩散有源区用于接收所述电荷信号；

所述增益控制单元耦接至所述漂浮扩散有源区，所述增益控制单元配合所述漂浮扩散有源区形成调制存储区，以基于所述调制存储区形成与所述电荷信号对应的电压信号；

所述复位单元耦接至所述漂浮扩散有源区，至少用于对所述漂浮扩散有源区复位；

所述信号输出单元耦接至所述漂浮扩散有源区，用于输出所述电压信号；

其中，所述增益控制单元处形成有第一方向配置的反馈电容，以平衡行向上相邻所述像素块引起的第二方向的寄生电容，所述第二方向与所述第一方向之间具有夹角。

2.根据权利要求1所述的像素阵列，其特征在于，所述增益控制单元包括至少一个增益控制晶体管，耦接于所述复位单元和所述漂浮扩散有源区之间；在所述增益控制单元包括两个及以上所述增益控制晶体管时，各所述增益控制晶体管串联耦接于所述复位单元和所述漂浮扩散有源区之间。

3.根据权利要求1所述的像素阵列，其特征在于，所述增益控制单元设置有沿第一方向延伸的金属走线，所述金属走线包括至少一个沿第二方向上的折弯部，所述第二方向与所述第一方向之间具有夹角；其中，第一方向上相邻的两段所述金属走线中，各自至少有一个所述折弯部彼此靠近且相互影响以形成反馈电容。

4.根据权利要求3所述的像素阵列，其特征在于，所述感光单元包括感光元件及对应的传输晶体管，所述增益控制单元包括增益控制晶体管，所述复位单元包括复位晶体管，所述信号输出单元包括源跟随晶体管及选择晶体管，其中：

所述感光单元中的所述传输晶体管合围形成一合围区，所述源跟随晶体管设于所述合围区内，所述漂浮扩散有源区设于所述合围区内且设于所述源跟随晶体管的两侧，包括第一浮动扩散节点和第二浮动扩散节点，所述增益控制晶体管设于所述合围区外且设于所述第一浮动扩散节点或所述第二浮动扩散节点的一侧，所述复位晶体管和所述选择晶体管设于所述合围区外且列向间隔设于相邻所述源跟随晶体管之间；

其中，所述增益控制晶体管对应的所述金属走线包括至少一个所述折弯部，第一方向上相邻的两段所述金属走线中，各自至少有一个所述折弯部彼此靠近且相互影响。

5.根据权利要求4所述的像素阵列，其特征在于，列向上的多个所述像素块中，每相邻的两个所述像素块构成一像素组，同一所述像素组中，两个所述像素块共用同一所述复位晶体管，两个所述增益控制晶体管对应一段所述金属走线。

6.根据权利要求5所述的像素阵列，其特征在于，同一所述像素组中，所述复位晶体管位于相邻所述源跟随晶体管之外，所述金属走线包括：第一折弯部、第二折弯部、第三折弯部、第四折弯部、第一列向走线、第二列向走线及第三列向走线；

所述第一折弯部连接至所述第一列向走线的第一端并与上一段所述金属走线的第三折弯部彼此靠近且相互影响，所述第二折弯部跨接所述第一列向走线的中端和所述第二列向走线的第一端并与上一段所述金属走线的第四折弯部彼此靠近且相互影响，所述第三折弯部跨接所述第一列向走线的第二端和所述第三列向走线的中端并与下一段所述金属走线的第一折弯部彼此靠近且相互影响，所述第四折弯部连接至所述第三列向走线的第二端并与下一段所述金属走线的第二折弯部彼此靠近且相互影响，所述第二列向走线的第二端和所述第三列向走线的第一端为自由端，所述第二列向走线和所述第三列向走线分别对应耦接同一所述像素组中两个所述像素块的两个所述增益控制晶体管。

7.根据权利要求5所述的像素阵列，其特征在于，同一所述像素组中，所述复位晶体管位于相邻所述源跟随晶体管之间，所述金属走线包括：第一折弯部、第二折弯部、第三折弯部、第四折弯部、第五折弯部、第六折弯部、第一列向走线、第二列向走线及第三列向走线；

所述第一折弯部连接至所述第一列向走线的第一端并与上一段所述金属走线的第三折弯部彼此靠近且相互影响，所述第二折弯部连接至所述第二列向走线的第一端并与上一段所述金属走线的第四折弯部彼此靠近且相互影响，所述第三折弯部连接至所述第一列向走线的第二端并与下一段所述金属走线的第一折弯部彼此靠近且相互影响，所述第四折弯部连接至所述第三列向走线的第二端并与下一段所述金属走线的第二折弯部彼此靠近且相互影响，所述第五折弯部跨接所述第一列向走线的中端和所述第二列向走线的中端，所述第六折弯部跨接所述第一列向走线的中端和所述第三列向走线的中端，所述第二列向走线的第二端和所述第三列向走线的第一端为自由端，所述第二列向走线和所述第三列向走线分别对应耦接同一所述像素组中两个所述像素块的两个所述增益控制晶体管。

8.根据权利要求5-7任意一项所述的像素阵列，其特征在于，同一所述像素组中，两个所述像素块共用同一所述选择晶体管；或者，不同所述像素组中，相邻的两个所述像素块共用同一所述选择晶体管。

9.根据权利要求4所述的像素阵列，其特征在于，所述感光单元包括四个所述感光元件及对应的四个所述传输晶体管，四个所述感光元件呈阵列排布，四个所述传输晶体管呈条状，并以一倾斜角度对应设于四个所述感光元件相向的角部以形成所述合围区；

所述第一浮动扩散节点和所述第二浮动扩散节点分别设于列向排布的两个所述传输晶体管相向的区域内，所述源跟随晶体管设于所述第一浮动扩散节点和所述第二浮动扩散节点的中心连线上。

10.根据权利要求3所述的像素阵列，其特征在于，所述感光单元包括感光元件及对应的传输晶体管，所述增益控制单元包括增益控制晶体管，所述复位单元包括复位晶体管，所述信号输出单元包括源跟随晶体管及选择晶体管，其中：

所述感光单元中的所述传输晶体管合围形成一合围区，所述源跟随晶体管设于所述合围区内，所述漂浮扩散有源区设于所述合围区内且设于所述源跟随晶体管的一侧，所述增益控制晶体管设于所述合围区外且设于所述漂浮扩散有源区的一侧，所述复位晶体管设于所述增益控制晶体管远离所述漂浮扩散有源区的一侧，所述选择晶体管设于所述合围区外且设于所述源跟随晶体管的上方或下方；

其中，所述增益控制晶体管对应的所述金属走线包括至少一个所述折弯部，第一方向上相邻的两段所述金属走线中，各自至少有一个所述折弯部彼此靠近且相互影响。

11.根据权利要求10所述的像素阵列，其特征在于，所述金属走线布置于互连结构中；和/或，所述感光单元包括两个所述感光元件及对应的两个传输晶体管，两个所述感光元件共享所述漂浮扩散有源区、所述信号输出单元和所述增益控制单元，或者，所述感光单元包括一个所述感光元件，或者，所述感光单元包括四个所述感光元件及对应的四个传输晶体管，四个所述感光元件共享所述漂浮扩散有源区、所述信号输出单元和所述增益控制单元。

12.一种图像传感器，其特征在于，包括如权利要求1-11任意一项所述的像素阵列。

13.根据权利要求12所述的图像传感器，其特征在于，各所述像素块中的所述信号输出单元包括源跟随晶体管及选择晶体管，列向上的多个所述选择晶体管中，相邻的两个所述选择晶体管位于同一读出组，所述读出组中的两个所述选择晶体管连接至不同的列线。

14.根据权利要求13所述的图像传感器，其特征在于，不同所述读出组中的对应所述选择晶体管连接至相同或不同的列线。

15.根据权利要求13所述的图像传感器，其特征在于，所述读出组包括第一像素读出行和第二像素读出行，所述第一像素读出行包括交替排布的第一滤光区和第二滤光区，所述第二像素读出行包括交替排布的第三滤光区和第四滤光区，相邻的所述第一滤光区、所述第二滤光区、所述第三滤光区和所述第四滤光区构成像素组合。

16.根据权利要求15所述的图像传感器，其特征在于，所述第二滤光区和所述第三滤光区对应的配置相同，所述像素组合呈拜耳基阵列排布，且各滤光区与所述像素块对应设置；其中，所述读出组中的两个像素读出行相邻设置，且同一列的相邻所述读出组中的两个相邻所述像素块共用同一金属走线；或者，所述读出组中的两个像素读出行与相邻所述读出组中的两个像素读出行交替排布，且同一列的相邻所述读出组中的两个对应位置的所述像素块共用同一金属走线。