CN219980810U - 一种多路相参信号源电路 - Google Patents

Abstract

本实用新型公开了一种多路相参信号源电路，包括：参考信号输出电路，所述参考信号输出电路用于提供一参考信号；信号倍频及分配电路，所述信号倍频及分配电路用于对所述参考信号进行倍频后进行分配，得到至少两路相位同步的第一输出信号和至少两路第二输出信号；相参调节电路，所述相参调节电路用于调节所述第一输出信号的频率和相位，所述相参调节电路包括一主相参调节电路和至少一个从相参调节电路；相参输出支路，所述相参输出支路至少有两条，所述相参输出支路利用混频锁相环对相参信号输出频率进行拓展，并优化相噪和杂散，再滤波输出相参信号。其结构简单且相位差可调且可调精度高。

Description

一种多路相参信号源电路

技术领域

本实用新型涉及相参信号源电路，特别的是涉及一种多路相参信号源电路。

背景技术

多路相参信号源在通信和雷达系统测试中有着广泛应用，典型应用包括无线通信系统中的MIMO技术和相控阵雷达系统，这些系统都需要通过采用多路相参技术来提高系统工作性能。例如MIMO技术通过多通道传输来提高接收机信噪比，以改善在复杂电磁环境下高速数字通信的质量，而对于MIMO接收机的测试是整个系统测试中至关重要的环节。而相控阵雷达系统通过相参多通道来提高电磁波束的扫描速度，并利用多波束技术来实现多功能或多用户应用。这些相参电子系统包含多个天线单元，通过信号处理、控制，达到对天线的波束合成、发射模式的自动优化等功能，而为了实现这些功能，每个天线单元发射的信号必须满足相位相干要求。

现有技术多采用基于FPGA的多路数字DDS加高速DAC的方式，或采用多片专用DDS芯片同步产生相参信号。但是，现有方案存在电路设计复杂，产生的相参信号通道间相位差调节精度不足，无法满足某些特定应用场景对于各路相参信号间相位差的精度要求。

实用新型内容

本实用新型的目的在于克服现有技术中电路复杂且产生的相参信号通道间相位差调节精度不足的问题，提供一种多路相参信号源电路，其结构简单且相位差精度可调且可调精度高。

本实用新型的目的通过以下技术方案来实现：

一种多路相参信号源电路，包括：

参考信号输出电路，所述参考信号输出电路用于提供一参考信号；

信号倍频及分配电路，所述信号倍频及分配电路用于对所述参考信号进行倍频后进行分配，得到至少两路相位同步的第一输出信号和至少两路第二输出信号；

相参调节电路，所述相参调节电路用于调节所述第一输出信号的频率和相位，所述相参调节电路包括一主相参调节电路和至少一个从相参调节电路；

相参输出支路，所述相参输出支路至少有两条，所述相参输出支路对一路第二输出信号和一路相参调节电路输出信号进行混频滤波输出相参信号。

在一种可能的设计中，所述参考信号输出电路为锁相环电路。

在一种可能的设计中，所述锁相环电路包括依次连接的第一晶体振荡器、第一鉴相器、第一环路滤波器、第二晶体振荡器和第一功率分配器；

所述第一晶体振荡器用于产生第一参考信号；

所述第一鉴相器用于对所述第一功率分配器的一输出信号和所述第一参考信号进行鉴相；

所述第一环路滤波器用于过滤所述第一鉴相器输出信号得到一直流信号并将该直流信号加载到所述第二晶体振荡器的压控调谐引脚。

在一种可能的设计中，所述信号倍频及分配电路包括依次信号连接的第一放大器、倍频器、第二放大器、第一滤波器、第二功率分配器和时钟分配器；

所述第二功率分配器用于对所述第一滤波器输出信号进行分配，输出一路待分配信号和至少两路第二输出信号；

所述时钟分配器用于对所述待分配信号进行分配以输出至少两路相位同步的第一输出信号。

在一种可能的设计中，所述相参调节电路包括一主DDS信号发生器、至少一从DDS信号发生器和一控制单元，

所述主DDS信号发生器和从DDS信号发生器相位同步，

所述控制单元连接在所述主DDS信号发生器和从DDS信号发生器上以控制所述主DDS信号发生器和从DDS信号发生器输出信号的频率和相位。

在一种可能的设计中，所述相参输出支路包括：

低通滤波器，所述低通滤波器对所述主相参调节电路或从相参调节电路输出信号进行滤波；

混频器，所述混频器用于对所述低通滤波器输出信号和所述第二输出信号进行混频；

滤波放大电路，所述滤波放大电路对所述混频器输出信号进行滤波放大以输出相参信号。

在一种可能的设计中，所述相参输出支路包括依次连接的低通滤波器、锁相环路和滤波放大电路；

锁相环路包括第二鉴相器、第二环路滤波器、压控振荡器、第三功率分配器、第四放大器和频器；

所述第二鉴相器用于对所述低通滤波器输出信号和所述混频器的输出信号进行鉴相；

所述第二环路滤波器用于对所述第二鉴相器输出信号进行滤波；

所述压控振荡器用于响应所述第二环路滤波器输出信号以产生一高频相参信号；

所述第三功率分配器用于对所述压控振荡器输出信号进行功率分配；

所述第四放大器用于对所述第三功率分配器的一输出信号进行功率放大；

所述混频器用于对所述第四放大器输出信号和所述第二输出信号进行混频。

本实用新型具有以下优点：

本方案的多路相参信号源电路包括依次连接的参考信号输出电路、信号倍频及分配电路、相参调节电路和相参输出支路，通过调节相参调节电路可实现相位差和输出频率的调节，其结构简单且相位差调节精度高。

附图说明

图1 为本实用新型的一原理框图；

图2 为本实用新型的另一原理框图。

具体实施方式

为使本实用新型实施方式的目的、技术方案和优点更加清楚，下面将结合本实用新型实施方式中的附图，对本实用新型实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式是本实用新型一部分实施方式，而不是全部的实施方式。通常在此处附图中描述和示出的本实用新型实施方式的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本实用新型的实施方式的详细描述并非旨在限制要求保护的本实用新型的范围，而是仅仅表示本实用新型的选定实施方式。基于本实用新型中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本实用新型保护的范围。

需要说明的是，在不冲突的情况下，本实用新型中的实施方式及实施方式中的特征可以相互组合。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本实用新型的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该实用新型产品使用时惯常摆放的方位或位置关系，或者是本领域技术人员惯常理解的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

在本实用新型的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

本实用新型的方案在于提供一种可满足各种输出通道数、各种相位差调节精度要求、各种输出带宽、各种杂散抑制要求的通用易拓展的低相噪相参信号源电路，以降低高性能相参信号源设计难度。具体的，本方案的一种多路相参信号源电路包括依次连接的参考信号输出电路、信号倍频及分配电路、相参调节电路和相参输出支路。参考信号输出电路用于提供一参考信号；信号倍频及分配电路用于对所述参考信号进行倍频后进行分配，得到至少两路相位同步的第一输出信号和至少两路第二输出信号；相参调节电路用于调节所述第一输出信号的频率和相位，所述相参调节电路包括一主相参调节电路和至少一个从相参调节电路；相参输出支路至少有两条，所述相参输出支路对一路第二输出信号和一路相参调节电路输出信号进行混频滤波输出相参信号。

对于低相位调节精度要求应用，参考信号输出电路可不采用锁相环电路实现，比如采用晶体振荡器直接产生参考信号。为了生成更低相噪的参考信号，如图1所示，参考信号输出电路采用锁相环电路，包括依次连接的第一晶体振荡器、第一鉴相器、第一环路滤波器、第二晶体振荡器和第一功率分配器。该锁相环电路将第一晶体振荡器的输出信号和第二晶体振荡器的输出信号进行合成，得到一个近端相噪更优的与第二晶体振荡器输出信号频率相同的信号作为系统参考信号。

其中，第一晶体振荡器用于产生第一参考信号，为系统提供更好的近端相噪。在一具体实施例中，第一晶体振荡器为10MHz晶体振荡器、20MHz晶体振荡器或者其他频率的晶体振荡器。第一鉴相器用于对所述第一功率分配器的一输出信号和所述第一参考信号进行鉴相。第一环路滤波器LPF1用于过滤所述第一鉴相器输出信号得到一直流信号并将该直流信号加载到所述第二晶体振荡器的压控调谐引脚。在一具体实施例中，第二晶体振荡器可为100 MHz晶体振荡器、2 00 MHz晶体振荡器或其他。第一功率分配器将第二晶体振荡器输出信号分为两路，一路作为系统参考信号，另一路反馈回第一鉴相器构成锁相环路。

为了便于理解，本实施例中以第一晶体振荡器为10MHz晶体振荡器、第二晶体振荡器为100 MHz晶体振荡器为例进行说明。

信号倍频及分配电路包括依次信号连接的第一放大器、倍频器、第二放大器、第一滤波器、第二功率分配器和时钟分配器。

其中，第一放大器放大100MHz参考信号功率，使其驱动倍频器。倍频器对第一放大器输出信号进行倍频处理，得到更高频率的低相噪信号，作为后续DDS参考信号和后部混频锁相环路混频器的混频信号。第二放大器对倍频后的信号进行放大。第一滤波器对倍频后的信号进行滤波，可使用声表滤波器或其它窄带滤波器，以得到干净的信号。第二功率分配器用于对所述第一滤波器输出信号进行分配，输出一路待分配信号和至少两路第二输出信号。功率分配器级数可根据所需相参输出信号路数做出调整，并不固定，可以是一分三功率分配器、一分四功率分配器、一分五功率分配器或其他。本方案的示图以一分三功率分配器为例。时钟分配器用于对所述待分配信号进行分配以输出至少两路相位同步的第一输出信号，即将倍频得到高频信号分配到每一路DDS作为参考，并保证每一路DDS参考信号相位对齐。该时钟分配器通道数可根据所需相参输出信号路数做出调整，可以是2路、3路、4路或其他。本方案的示图以两通道时钟分配器为例。

相参调节电路包括一主DDS信号发生器、至少一从DDS信号发生器和一控制单元，主DDS信号发生器和从DDS信号发生器相位同步，控制单元连接在所述主DDS信号发生器和从DDS信号发生器上以控制所述主DDS信号发生器和从DDS信号发生器输出信号的频率和相位。主DDS信号发生器和从DDS信号发生器产生频率和相位可调的信号，并利用DDS的相位同步功能使系统内各DDS相位保持同步，从而保证各路输出信号相位相参。控制单元可采用PFGA、单片机等控制芯片及其外围电路实现。

根据对输出不同带宽信号或者杂散要求，相参输出支路有多种实现方式。

其一，如图1所示，相参输出支路包括依次连接的低通滤波器、锁相环路和滤波放大电路。

低通滤波器对主DDS信号发生器或从DDS信号发生器输出的信号进行滤波，优化杂散。

锁相环路包括第二鉴相器、第二环路滤波器LPF2、压控振荡器VCO、第三功率分配器、第四放大器和频器。第二鉴相器用于对所述低通滤波器输出信号和所述混频器的输出信号进行鉴相。第二环路滤波器用于对所述第二鉴相器输出信号进行滤波，得到直流信号并加载到VCO压控调谐端，以调节VCO输出信号。压控振荡器VCO用于响应所述第二环路滤波器输出信号以产生一高频相参信号。第三功率分配器用于对所述压控振荡器输出信号进行功率分配，以输出两路信号，一路输出给滤波放大电路，另外一路经第四放大器放大后作为混频器本振信号。第四放大器用于对所述第三功率分配器的一输出信号进行功率放大，后作为混频器本振信号，同时提高混频器到环路输出端的隔离度，优化输出信号杂散。此处可通过串联多级放大器和衰减器来进一步提高混频器到环路输出端的隔离度，从而进一步优化输出信号杂散指标。混频器用于对所述第四放大器和所述第二输出信号进行混频，即将VCO产生的高频信号与100MHz信号倍频得到的低相噪信号混频，得到与DDS输出信号频率一致的低频信号反馈到鉴相器进行鉴相。通过在环路中使用混频器而非分频器，可以降低锁相环路N值，从而优化输出信号相噪。

滤波放大电路包括依次连接的第三放大器和第二滤波器，对信号进行滤波放大，优化杂散。

其二，如图2所示，即在上一实现方式的基础上直接省掉锁相环路直接将DDS输出信号与100MHz信号倍频得到的信号混频，可大幅降低电路成本。具体的，所述相参输出支路包括依次连接的低通滤波器、混频器和滤波放大电路。所述低通滤波器对所述主相参调节电路或从相参调节电路输出信号进行滤波，即对主DDS信号发生器或从DDS信号发生器输出的信号进行滤波，优化杂散。所述混频器用于对所述低通滤波器输出信号和所述第二输出信号进行混频。所述滤波放大电路对所述混频器输出信号进行滤波放大以输出相参信号。滤波放大电路包括依次连接的第三滤波器、第三放大器和第二滤波器。

采用上述电路结构，可实现输出信号相位严格可调，并可根据不同需求对电路进行调整。基于本框架，通过扩展VCO数量和带宽，并相应的调整混频锁相环中混频信号的频率，可以方便的根据需求调整相参源的输出频率范围；通过更换不同DAC位宽和相位偏移字位宽的DDS芯片，可以方便的调整信号的频率分辨率和移相精度；通过更换滤波器的等级，可以调整输出信号的杂散指标；通过改变参考倍频滤波及分配电路单元的功率分配器和时钟分配器的路数，并相应增加DDS的数量，可以拓展相参信号输出通道数。基于本电路，可以方便的完成适应各种指标和输出通道数的相参源的设计，极大降低了高性能相参源电路的设计难度，并提高相参源各项指标。

尽管参照前述实施例对本实用新型进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换,凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (7)

1.一种多路相参信号源电路，其特征在于，包括：

参考信号输出电路，所述参考信号输出电路用于提供一参考信号；

信号倍频及分配电路，所述信号倍频及分配电路用于对所述参考信号进行倍频后进行分配，得到至少两路相位同步的第一输出信号和至少两路第二输出信号；

相参调节电路，所述相参调节电路用于调节所述第一输出信号的频率和相位，所述相参调节电路包括一主相参调节电路和至少一个从相参调节电路；

相参输出支路，所述相参输出支路至少有两条，所述相参输出支路对一路第二输出信号和一路相参调节电路输出信号进行混频滤波输出相参信号。

2.根据权利要求1所述的一种多路相参信号源电路，其特征在于：所述参考信号输出电路为锁相环电路。

3.根据权利要求2所述的一种多路相参信号源电路，其特征在于：所述锁相环电路包括依次连接的第一晶体振荡器、第一鉴相器、第一环路滤波器、第二晶体振荡器和第一功率分配器；

所述第一晶体振荡器用于产生第一参考信号；

所述第一鉴相器用于对所述第一功率分配器的一输出信号和所述第一参考信号进行鉴相；

所述第一环路滤波器用于过滤所述第一鉴相器输出信号得到一直流信号并将该直流信号加载到所述第二晶体振荡器的压控调谐引脚。

4.根据权利要求1所述的一种多路相参信号源电路，其特征在于：所述信号倍频及分配电路包括依次信号连接的第一放大器、倍频器、第二放大器、第一滤波器、第二功率分配器和时钟分配器；

所述第二功率分配器用于对所述第一滤波器输出信号进行分配，输出一路待分配信号和至少两路第二输出信号；

所述时钟分配器用于对所述待分配信号进行分配以输出至少两路相位同步的第一输出信号。

5.根据权利要求1所述的一种多路相参信号源电路，其特征在于，所述相参调节电路包括一主DDS信号发生器、至少一从DDS信号发生器和一控制单元，

所述主DDS信号发生器和从DDS信号发生器相位同步，

所述控制单元连接在所述主DDS信号发生器和从DDS信号发生器上以控制所述主DDS信号发生器和从DDS信号发生器输出信号的频率和相位。

6.根据权利要求1所述的一种多路相参信号源电路，其特征在于，所述相参输出支路包括：

低通滤波器，所述低通滤波器对所述主相参调节电路或从相参调节电路输出信号进行滤波；

混频器，所述混频器用于对所述低通滤波器输出信号和所述第二输出信号进行混频；

滤波放大电路，所述滤波放大电路对所述混频器输出信号进行滤波放大以输出相参信号。

7.根据权利要求1所述的一种多路相参信号源电路，其特征在于：所述相参输出支路包括依次连接的低通滤波器、锁相环路和滤波放大电路；

锁相环路包括第二鉴相器、第二环路滤波器、压控振荡器、第三功率分配器、第四放大器和混频器；

所述第二鉴相器用于对所述低通滤波器输出信号和所述混频器的输出信号进行鉴相；

所述第二环路滤波器用于对所述第二鉴相器输出信号进行滤波；

所述压控振荡器用于响应所述第二环路滤波器输出信号以产生一高频相参信号；

所述第三功率分配器用于对所述压控振荡器输出信号进行功率分配；

所述第四放大器用于对所述第三功率分配器的一输出信号进行功率放大；

所述混频器用于对所述第四放大器输出信号和所述第二输出信号进行混频。